专利名称：线性可程序开关电容增益放大器的制作方法
技术领域：
本发明涉及一种增益放大器，特别是涉及一种线性可程序开关电容增益放 大器。
背景技术：
l + x
一般较为常用的线性可程序开关电容增益放大器，会以口来近似。若是 遇到调整的范围较大及准确度较高的应用时，会将整个线性可程序开关电容增
益放大器分成两段或数段来完成。如图7所示，为现有技术以两段完成线性可 程序开关电容增益放大器的结构图，及图8所示，为现有技术以数段完成线性 可程序开关电容增益放大器的结构图。而最小有效位(LSB， Least Significant
l + x
Bit)的那一个阶段， 一般会用近似线性的l"^来实现0 6dB，这样的最大误 差大约有-0.09dB。如图9所示，为现有技术线性可程序开关电容增益放大器 误差值表示图。虽然误差不大，但仍存在一个缺点，就是线性可禾呈序开关电容 增益放大器需要至少多一个增益阶段(gain stage)。
发明内容
本发明所要解决的问题在于，本发明通过在同一个增益阶段使取样电容及 保持电容互为乘除关系，来实现增益gain (dB)=取样电容Cs (dB)—保持电 容Ch (dB)，以在同一阶段就可以完成整个可程序开关电容增益放大动作。
为达上述目的，本发明提供一种线性可程序开关电容增益放大器，包括
一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一正 电压输入端，该第一取样电容阵列包括
一第一取样电容；及
多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具 有 -第二取样电容及一开关，其中该第二取样电容与该开关串联； 其中该第一取样电容与所述第二取样电容开关组并联；
一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容 阵列连接该正电压入端的另一端，以及通过一第二开关连接一偏压电压，该第 一保持电容阵列的另一端通过一第三开关连接于一正电压输出端，以及通过一
第四开关连接该偏压电压，该第一保持电容阵列包括
多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具 有一第一保持电容及一开关，其中该第一保持电容与该开关串联；
一运算放大器，该运算放大器的正输入端连接该第一取样电容阵列及该第 一保持电容阵列间，以及通过该第二开关连接该偏压电压，该运算放大器的负 输入端通过一第五开关连接该偏压电压，该运算放大器的负电压输出端通过该 第三开关连接到该第一保持电容阵列与该第四开关间，该运算放大器的正电压
输出端通过一第六开关连接该运算放大器的负电压输出端；
一第二取样电容阵列，该第二取样电容阵列一端通过一第七开关连接一负
电压输入端，以及通过一第八开关连接至该第一开关与该第一取样电容阵列
间，该第二取样电容阵列的另一端连接至该第五开关与该运算放大器负电压输
入端间，该第二取样电容阵列包括 一第三取样电容；及
多个第四取样电容开关组，所述第四取样电容开关组彼此并联，且分别具 有一第四取样电容及一开关，其中该第四取样电容与该开关串联；
其中该第三取样电容与所述第四取样电容开关组并联；
一第二保持电容阵列，该第二保持电容阵列的一端连接于该第二取样电容 阵列连接该负电压入端的另一端，以及连接至该第五开关与该运算放大器负电 压输入端间，该第二保持电容阵列的另一端通过一第九开关连接于该负电压输 出端，以及通过一第十开关连接该偏压电压，该第二保持电容阵列包括
多个第二保持电容开关组，所述第二保持电容开关组彼此并联，且分别具 有一第二保持电容及一开关，其中该第二保持电容与该开关串联。
本发明还公开了一种线性可程序开关电容增益放大器，包括
一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一电 压输入端，该第一取样电容阵列的另一端通过一第四开关接地，该第一取样电
容阵列包括
一第一取样电容；及
多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具 有一第二取样电容及一开关，其中该第二取样电容与该开关串联； 其中该第一取样电容与所述第二取样电容开关组并联；
一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容 阵列连接该电压入端的另一端，该第一保持电容阵列的另一端通过一第三开关
连接地端，该第一保持电容阵列包括
多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具
有一第一保持电容及一开关，其中该保持第一电容与该开关串联；及
一运算放大器，该运算放大器的负输入端连接至该第一取样电容阵列及该 第一保持电容阵列间，以及通过一第二开关连接该运算放大器的正输入端，该 运算放大器的正输入端连接该偏压电压，该运算放大器的电压输出端通过一第 五开关连接至该第一保持电容阵列及该第三开关间。
本发明的线性可程序开关电容增益放大器可于同一阶段就可以完成整个 可程序增益放大的功能，如此不仅可以简化设计以节省成本，同时可以降低耗 电流，所以很适合用在消费性、可携带装置的应用上。
图1为最大有效位增益调整曲线图2为一般典型的开关电容增益放大器电路图3A为本发明线性可程序开关电容增益放大器的电路图3B为本发明线性可程序开关电容增益放大器各开关时序图4为PGA code对PGA gain (dB)的转移曲线图5为转移曲线仿真值与理想值的误差表示图6为本发明单边线性可程序开关电容增益放大器的电路图7为现有技术以两段完成线性可程序开关电容增益放大器的结构图8为现有技术以数段完成线性可程序开关电容增益放大器的结构图；及
图9为现有技术线性可程序开关电容增益放大器误差值表示图。
其中，附图标记
一般开关电容增益放大器2
第一开关21、 31、 61 第三开关23、 33、 63 第五开关25、 35、 65 第七开关27、 37 第九开关29、 39 取样电容阵列C221、 C222、 C321 保持电容阵列C231、 C232、 C331 运算放大器240、 340、 640
电容Cs、 Co Cn-1、 ChO Ch(2hi-1)
开关SWi SWn—h SWHo SWH(2m—1) 正电压输入端￥顶+ 偏压电压VBIAS 负输出电压端VOUT-第二时钟信号02
线性可程序开关电容增益放大器3、 6
第二开关22、 32、 62
第四开关24、 34、 64
第六开关26、 36
第八开关28、 38
第十开关30、 40
C322、 C621
C332、 C631
负电压输入端VIN-正输出电压端V0UT+ 第一时钟信号Ol 第三时钟信号①具体实施例方式
请参阅图l，为最大有效位增益调整曲线图，如图所示，本发明是利用分 段线性(piece-wise linear)的观念，先将整个增益曲线(dB gain curve) 线性的切成2"段，其中m表示最大有效位(MSB)的位(bits)数，而剩下的 n位就是最小有效位(LSB)，其总位数N为m+n。
一般的作法会分为两个增益阶段(gain stage)来实施(implement)， 其中一个阶段负责MSB，另一个阶段负责LSB。但是这样的作法会多增加一个 放大器(0P謹P)，其不仅浪费面积也造成耗电增加。因此，本发明提出在同 一个增益阶段来同时实现MSB及LSB的线性增益调整(dB-linear gain adjustment)的方法。
由于LSB是码元(code)比较小的部份，我们知道当x—O时，^ l + x， 这表示我们可以将LSB以线性增加的方式来实现，而不会造成过大的误差。另
1 + x
外，在MSB部份因为无法以G来实现，且误差会过大，所以本发明以先计算
好的增益，直接以开关(switch)选择的方式来实现。
请参阅图2，为一般典型的开关电容增益放大器电路图。当一般开关电容
增益放大器2在取样阶段(sa卿ling phase)时，第一开关21、第二开关22、 第四开关24、第五开关25、第六开关26、第七开关27及第十开关30为闭合 (逻辑l， high)而第三开关23、第八开关28及第九开关29为断开(逻辑0， low)，此时取样电容阵列(sampling capacitor array) C221、 C222分别一 端接在正电压输入端VIN+及负电压输入端VIN-，而另一端则接在偏压电压 VBIAS上;保持电容阵列(hold capacitor string) C231、 C232则两端都接 在偏压电压VBIAS;运算放大器240成一开回路(open-loop)状态，其正输 出电压端￥01^+及负输出电压端V0UT-通过第六开关26被短路在一起。
当在保持阶段(hold phase)时，第一开关21、第二开关22、第四开关 24、第五开关25、第六开关26、第七开关27及第十开关30为断开(逻辑0， low)，而第三开关23、第八开关28及第九开关29为闭合(逻辑1, high), 此时取样电容阵列C221、 C222中的电荷会移转到保持电容阵列C231、 C232 中。根据电荷守恒原理，运算放大器240可以得到
—C231 —^—放大输出。
接着参阅图3A，为本发明线性可程序开关电容增益放大器的电路图，并 同时参阅图3B，为本发明线性可程序开关电容增益放大器各开关时序图。当 第一开关31、第四开关34、第六开关36、第七开关37及第十开关40受第一 时钟信号Ol控制为闭合(逻辑1， high),此时正电压输入端VIN+及负电压 输入端VIN-的模拟输入信号(analog i叩ut signal)会以电荷型式储存在取 样电容阵列C321 (第一取样电容阵列)、C322 (第二取样电容阵列)中。而 保持电容阵列C331 (第一保持电容阵列)、C332 (第二保持电容阵列)的电 容因为两端都接到偏压电压VBIAS相同电位，所以电荷为0。接着，在第一开 关31、第四开关34、第六开关36、第七开关37及第十开关40受第一时钟信 号Ol断开(逻辑0， low)之前，第二开关32及第五开关35受第二时钟信号 ①2控制会先切为断开(逻辑0， low)，也就是传统所谓底部取样(bottom sampling)方式。最后，第三开关33、第八开关38及第九开关39受第三时 钟信号①3控制为闭合(逻辑l， high)，将储存在取样电容阵列C321、 C322的电荷移转到保持电容阵列C331、 C332，而在电压输出端VOUT产生放大的电 压；其V0UT = VINX (C321 / C331 )，或V0UT = VINX (C322 / C332 )。
在取样电容阵C321、 C322及保持电容阵列C331、 C332中，各电容的关系 如下公式
<formula>formula see original document page 11</formula> (公式一)
<formula>formula see original document page 11</formula> (公式二)
<formula>formula see original document page 11</formula> (公式三)
其中x 二 0 2m-1，通过公式二可以得到保持电容阵列C331、 C332中 电容CHx与取样电容阵列C321、 C322中的电容Cs的关系；又根据公式三，可 以算出取样电容阵列C321、 C322中电容Co与Cs的关系。
因为线性可程序开关电容增益放大器3的增益为PGA gain <formula>formula see original document page 11</formula>，其中p = 0 ~2"-1而x = 0 2m-1。接着若将PGAgain取dB，则表示为<formula>formula see original document page 11</formula>, 因而可得到分段线性近f以(piece-wise linear approximation)的线性增益 调整转移曲线(linear-in-dB gain adjustment transfer curve)。
另一方面，二位PGA码(binary PGA code)分成m位MSB及n位LSB。 其中MSB的二位码(binary code)会经过一译码器解码，以产生控制保持电 容阵列C331、 C332中电容Qfa(x 二 0 2m-1)所对应的开关(SWHx, x= O，-l) 的切换；而LSB的二位码则直接控制取样电容阵列C32K C322中电容Cx (x = (Tn-l)所对应的开关(SWx， x = (Tn-1)的切换。
所以，本发明是通过上述公式实现各电容值，再配合取样电容阵列C321、 C322及保持电容阵列C331、 C332的巧妙安排来达到可程序开关电容增益放大 器的线性化(PGA dB-linear)，较传统的取样电容阵列配合保持电容阵列为 一固定值，然后在保持阶段调整取样电容阵列及保持电容阵列中的电容值的方 式(l+x)/(l-x)的近似线性(dB-linear)方式更加精确。而且只用一个运算
放大器就完成大范围的可程序开关电容增益放大器增益(PGA gain)，较传统 要用到两个或多个运算放大器更能节省面积和消耗功率。
接着，以一个最大增益(max dB gain)为18.0625 dB， 9位的线性增益 调整(dB linear gain adjustment)为例。1 LSB = max dB gain / 511 — 0.035 dB。先假设最大有效位(MSB)的位数m二3，最小有效位(LSB)的位数n=6， 且电容Cs = 5000fF。由前述的公式可以算出保持电容阵列C331、 C332中的 Cho = 5000fF， Chi 二 3855. 5fF， Ch2 = 2973. OfF， Chi 二 2292. 4fF，…，CH7 二 810. 5fF。以及取样电容阵列C321、C322中的Co = 23. 2fF，d = 2* Co 二 46. 4fF， C2 二 2XC! 二 92.8fF，…，C5 二 742. 4fF。将此数据代入仿真可以得到如图4 及图5的结果，其中图4为PGA code对PGAgain (dB)的转移曲线图，其实 线为上述数据仿真结果，虚线为理想结果；而图5是模拟值与理想值的误差表 示图。由图4及图5可知本发明的线性可程序开关电容增益放大器实现一接近 理想的线性增益曲线。
接着参阅图6，为本发明单边线性可程序开关电容增益放大器的电路图， 其工作原理如前述，取样电容阵列C621及保持电容阵列C631中的各电容值由 公式一、二及三来决定，通过第一时钟信号(如图3B的①1)控制第一开关 61及第三开关63，第二时钟信号(如图3B的02)控制第二开关62，与第三 时钟信号(如图3B的03)控制第四开关64及第五开关65，来操作取样电容 阵列C621及保持电容阵列C631中电荷的转换。取样电容阵列C621及保持电 容阵列C631中电容率的调整，亦如前所述，由MSB的二位码(binary code) 经过一译码器解码，来控制保持电容阵列C631中电容CHx(x : (T2"-l)所对应 的开关的切换；而LSB的二位码则直接控制取样电容阵列C621中电容Cx (x 二 (Tn-1)所对应的开关的切换，其中，m为MSB的位数，n为LSB的位数。以使 单边线性可程序开关电容增益放大器6实现一接近理想的线性增益曲线。
综上所述，本发明的线性可程序开关电容增益放大器可于同一阶段就可以 完成整个可程序增益放大的功能，如此不仅可以简化设计以节省成本，同时可 以降低耗电流，所以很适合用在消费性、可携带装置的应用上。
上述仅为本发明中的较佳实施例而己，并非用来限定本发明的实施范围；
即凡依本发明权利要求书所作的等效变化与修改，皆为本发明专利范围所涵盖。
权利要求
1、一种线性可程序开关电容增益放大器，其特征在于，包括一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一正电压输入端，该第一取样电容阵列包括一第一取样电容；及多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具有一第二取样电容及一开关，其中该第二取样电容与该开关串联；其中该第一取样电容与所述第二取样电容开关组并联；一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容阵列连接该正电压入端的另一端，以及通过一第二开关连接一偏压电压，该第一保持电容阵列的另一端通过一第三开关连接于一正电压输出端，以及通过一第四开关连接该偏压电压，该第一保持电容阵列包括多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具有一第一保持电容及一开关，其中该第一保持电容与该开关串联；一运算放大器，该运算放大器的正输入端连接该第一取样电容阵列及该第一保持电容阵列间，以及通过该第二开关连接该偏压电压，该运算放大器的负输入端通过一第五开关连接该偏压电压，该运算放大器的负电压输出端通过该第三开关连接到该第一保持电容阵列与该第四开关间，该运算放大器的正电压输出端通过一第六开关连接该运算放大器的负电压输出端；一第二取样电容阵列，该第二取样电容阵列一端通过一第七开关连接一负电压输入端，以及通过一第八开关连接至该第一开关与该第一取样电容阵列间，该第二取样电容阵列的另一端连接至该第五开关与该运算放大器负电压输入端间，该第二取样电容阵列包括一第三取样电容；及多个第四取样电容开关组，所述第四取样电容开关组彼此并联，且分别具有一第四取样电容及一开关，其中该第四取样电容与该开关串联；其中该第三取样电容与所述第四取样电容开关组并联；一第二保持电容阵列，该第二保持电容阵列的一端连接于该第二取样电容阵列连接该负电压入端的另一端，以及连接至该第五开关与该运算放大器负电压输入端间，该第二保持电容阵列的另一端通过一第九开关连接于该负电压输出端，以及通过一第十开关连接该偏压电压，该第二保持电容阵列包括多个第二保持电容开关组，所述第二保持电容开关组彼此并联，且分别具有一第二保持电容及一开关，其中该第二保持电容与该开关串联。
2、 如权利要求1所述的线性可程序开关电容增益放大器，其特征在于， 该第一开关、该第四开关、该第六开关、该第七开关及该第十开关由一第一时 钟信号控制，该第二开关及该第五开关由一第二时钟信号控制，该第三开关、 第八开关及该第九开关由 一第三时钟信号控制。
3、 如权利要求1所述的线性可程序开关电容增益放大器，其特征在于，该线性可程序开关电容增益放大器的增益曲线分为2"段，其中m表示最大有 效位的位数；并且该线性可程序开关电容增益放大器的二位PGA码的总位数为 最大有效位的位数加上最小有效位的位数。
4、 如权利要求3所述的线性可程序开关电容增益放大器，其特征在于，所述第二取样电容开关组中的所述第二取样电容间的关系，及所述第四取样电 容开关组中的所述第四取样电容间的关系为Cn—i 二 2XCn—2 = 4XCn—3 二…二 2"-'XC。其中n表示最小有效位的位数。
5、 如权利要求3所述的线性可程序开关电容增益放大器，其特征在于， 该第一取样电容与所述第一保持电容的关系，及该第三取样电容与所述第二保 持电容的关系为fe max—必 ga/w ;c其中Cs为该第一取样电容或该第三取样电容，CHx为所述第一保持电容或所述第二保持电容，x为0 2"-1， m表示最大有效位的位数。
6、如权利要求5所述的线性可程序开关电容增益放大器，其特征在于， 该第一取样电容与所述第二取样电容中电容值最小的第二取样电容的关系，及 第三取样电容与所述第四取样电容中电容值最小的第四取样电容的关系为<formula>formula see original document page 4</formula>其中Co为所述第二取样电容中电容值最小的第二取样电容或所述第四取 样电容中电容值最小的第四取样电容，n表示最小有效位的位数。
7、 一种线性可程序开关电容增益放大器，其特征在于，包括 一第一取样电容阵列，该第一取样电容阵列一端通过一第一开关连接一电压输入端，该第一取样电容阵列的另一端通过一第四开关接地，该第一取样电容阵列包括一第一取样电容；及多个第二取样电容开关组，所述第二取样电容开关组彼此并联，且分别具 有一第二取样电容及一开关，其中该第二取样电容与该开关串联；其中该第一取样电容与所述第二取样电容开关组并联；一第一保持电容阵列，该第一保持电容阵列的一端连接于该第一取样电容 阵列连接该电压入端的另一端，该第一保持电容阵列的另一端通过一第三开关 连接地端，该第一保持电容阵列包括多个第一保持电容开关组，所述第一保持电容开关组彼此并联，且分别具 有一第一保持电容及一开关，其中该保持第一电容与该开关串联；及一运算放大器，该运算放大器的负输入端连接至该第一取样电容阵列及该 第一保持电容阵列间，以及通过一第二开关连接该运算放大器的正输入端，该 运算放大器的正输入端连接该偏压电压，该运算放大器的电压输出端通过一第 五开关连接至该第一保持电容阵列及该第三开关间。
8、 如权利要求7所述的线性可程序开关电容增益放大器，其特征在于，该第一开关及该第三开关由一第一时钟信号控制，该第二开关由一第二时钟信 号控制，该第四开关及该第五开关由一第三时钟信号控制。
9、 如权利要求7所述的线性可程序开关电容增益放大器，其特征在于， 该线性可程序开关电容增益放大器的增益曲线分为2"段，其中m表示最大有 效位的位数；并且该线性可程序开关电容增益放大器的二位PGA码的总位数为 最大有效位的位数加上最小有效位的位数。
10、 如权利要求9所述的线性可程序开关电容增益放大器，其特征在于，所述第二取样电容开关组中的所述第二取样电容间的关系为 <formula>formula see original document page 5</formula>其中n表示最小有效位的位数。
11、如权利要求9所述的线性可程序开关电容增益放大器，其特征在于，该第一取样电容与所述第一保持电容的关系为<formula>formula see original document page 5</formula>其中Cs为该第一取样电容，Qk为所述第一保持电容，x为0 2t1， m表示最大有效位的位数。
12、如权利要求ll所述的线性可程序开关电容增益放大器，其特征在于， 该第一取样电容与所述第二取样电容中电容值最小的第二取样电容的关系为<formula>formula see original document page 5</formula>其中C。为所述第二取样电容中电容值最小的第二取样电容，n表示最小有 效位的位数。
全文摘要
本发明公开了一种线性可程序开关电容增益放大器，利用分段线性的观念，先将整个增益曲线线性的切成若干段，接着于同一个增益阶段来同时实现最大有效位MSB及最小有效位LSB的线性增益调整。本发明通过设定取样电容阵列及保持电容阵列中的各电容值，再配合电容开关的切换及取样电容阵列及保持电容阵列间的安排来达到可程序开关电容增益放大器的线性化。且可于同一阶段就可以完成整个可程序增益放大的功能，如此不仅可以简化设计以节省成本，同时可以降低耗电流，适用于消费性、可携带装置。
文档编号H03G3/00GK101355347SQ20071013006
公开日2009年1月28日 申请日期2007年7月25日 优先权日2007年7月25日
发明者陈议诚 申请人:盛群半导体股份有限公司