专利名称：峰值保持电路和使用该峰值保持电路的信号强度检测电路的制作方法
技术领域：
本发明涉及保持输入信号的峰值的峰值保持电路和使用该峰值保持 电路的信号强度检测电路。
背景技术：
图2是下述专利文献1所记载的现有的信号强度检测电路的结构图。 该信号强度检测电路用于在无线通信设备等中检测发送信号和接收信号的强度，根据4级级联连接的饱和放大器101 104的各输出信号来 输出信号强度RSS。各饱和放大器101 104具有2个增益控制端子VC1、 VC2。由恒定 gm偏置生成部151所生成的偏置信号被提供给增益控制端子VC1，以使 各级的饱和放大器101 104以恒定的放大率放大而与温度无关。另一方 面，各饱和放大器101 104的输出信号分别经由全波整流器111 114、 低通滤波器121 124以及振幅控制用偏置生成部131 134被提供给增 益控制端子VC2。各振幅控制用偏置生成部131 134生成振幅控制用偏 置信号，以使饱和放大器101 104的输出信号分别不超过恒定的振幅值。然后，从各低通滤波器121 124所输出的信号被输入到加法电路 141进行相加，作为综合的信号强度RSS来输出。专利文献1日本特开2003 — 163556号公报上述信号强度检测电路构成为，通过设置饱和放大器101 104的增 益补偿单元和饱和限制振幅的调整单元，不使用外附部件而使用1个芯 片来校正信号强度RSS的温度依赖性、电源依赖性以及过程依赖性。然而，增益补偿单元和饱和限制振幅的调整单元即振幅控制用偏置 生成部131 134如上述专利文献1记载具体的电路例那样，具有需要的 电路构成元件数很多的课题。发明内容本发明的目的是提供一种可采用比较简单的电路结构来准确地保持 输入信号的峰值而不依赖于温度、电源以及过程的峰值保持电路和使用 该峰值保持电路的信号强度检测电路。本发明的峰值保持电路的特征在于，该峰值保持电路具有差动放 大器，其具有构成差动对的第1和第2晶体管，输入信号被提供给该第1晶体管的控制电极；第3晶体管，其连接在第1电源电位与连接上述第2 晶体管的控制电极的输出节点之间，由上述差动放大器的输出信号对导 通状态进行控制；峰值电压保持用的电容器，其连接在上述输出节点与 第2电源电位之间；电荷放电用的电阻，其与上述电容器并联连接；以 及第4晶体管，其与上述第1晶体管并联连接，并将电压限制用的基准 电压提供给控制电极。并且，本发明的信号强度检测电路的特征在于，该信号强度检测电 路具有第1放大电路，其将输入信号放大来输出第1信号；第2放大 电路，其将上述第1信号放大来输出第2信号；第l峰值保持电路，其 在上述第1信号小于等于第1基准电压时，输出该第1基准电压，在该 第1信号超过该第1基准电压时，保持并输出该第1信号的峰值；第2 峰值保持电路，其在上述第2信号超过比上述第1基准电压高的第2基 准电压时，输出该第2基准电压，在该第2信号小于等于该第2基准电 压时，保持并输出该第2信号的峰值；以及加法电路，其将上述第1和 第2峰值保持电路的输出电压相加来输出与上述输入信号的强度对应的 信号。本发明的峰值保持电路由于把电压限制用的晶体管并联附加在差动 放大器的差动对的晶体管上，因而具有以下效果，即电路结构简单， 具有不依赖于电源电压、周围温度以及制造过程的变动的特性。并且，本发明的信号强度检测电路具有第1峰值保持电路，其根 据从第1放大电路所输出的信号来检测具有下限的峰值；第2峰值保持 电路，其根据从第2放大电路所输出的信号来检测具有上限的峰值；以及加法电路，其将由这些第1和第2峰值保持电路所检测的电压相加来 输出与输入信号的强度对应的信号。由此，具有能检测并输出动态范围 宽的信号强度的优点。并且，通过按第1发明的峰值保持电路那样来构 成各峰值保持电路，具有以下效果，SP:能以简单的电路结构获得不依 赖于电源电压、周围温度以及制造过程的高精度输出。本发明的上述以及其他目的和新特征在参照附图阅读以下优选实施 例的说明时将会更完全地明白。然而，附图专门用于解说，而不限定本 发明的范围。
图1是示出本发明的实施例1的信号强度检测电路的结构图。图2是现有的信号强度检测电路的结构图。图3是示出图1中的峰值保持电路4的动作的信号波形图。图4是示出图1中的峰值保持电路7的动作的信号波形图。 图5是表示峰值保持电路4、 7的输入输出特性的曲线图。 图6是表示图1的信号强度检测电路的输入输出特性的曲线图。 图7是示出本发明的实施例2的信号强度检测电路的结构图。 图8是表示图7中的各峰值保持电路的输入输出特性的曲线图。 图9是表示图7的信号强度检测电路的输入输出特性的曲线图。
具体实施方式
实施例1图1是示出本发明的实施例1的信号强度检测电路的结构图。 该信号强度检测电路具有2级级联连接的放大电路1、 3;保持各放大电路l、 3的输出信号的峰值的峰值保持电路4、 7;以及将这些峰值保持电路4、 7的输出信号相加的加法器91。放大电路1具有被提供有输入信号IN的输入端子，该输入端子经由串联连接的电容器11和电阻12与反转放大器13的负极输入端子连接。基准电压VR1被提供给反转放大器13的正极输入端子，从该反转放大器13的输出端子所输出的信号S1经由电阻14被反馈给负极输入端子。 放大电路3将从放大电路1所提供的信号Sl放大来输出信号S3，与放大 电路1一样，放大电路3由串联连接的电容器31和电阻32、反转放大器 33以及反馈用的电阻34构成。峰值保持电路4具有构成差动放大部的N沟道MOS晶体管(以下 称为"NMOS") 41a、 42a，信号Sl被提供给该NMOS 41a的栅极，NMOS 42a的栅极与节点N4连接。NMOS 41a、 42a的漏极分别经由P沟道MOS 晶体管(以下称为"PMOS") 43、 44与电源电位VDD连接。NMOS 41a、 42a的源极共同连接，经由恒定电流部45与接地电位GND连接。PMOS 43、 44的栅极与NMOS41a的漏极连接。并且，NMOS 41b的漏极和源极分别与NMOS 41a的漏极和源极连 接，基准电压VR2 (其中，VR2〉VR1)被提供给该NMOS41b的栅极。 NMOS 42b的漏极和源极分别与NMOS 42a的漏极和源极连接，该NMOS 42b的栅极与接地电位GND连接。并且，该峰值保持电路4具有连接在节点N4与电源电位VDD之间 的NMOS 46，该NMOS 46的栅极与NMOS 42a的漏极连接。峰值电压 保持用的电阻47和电容器48并联连接在节点N4与接地电位GND之间。 然后，节点N4的信号经由电压跟随器49作为信号S4来输出。峰值保持电路7具有构成差动放大部的NMOS 71、 72，信号S3被 提供给该NMOS 71的栅极，NMOS 72的栅极与节点N7连接。NMOS 71、 72的漏极分别经由PMOS73、 74与电源电位VDD连接，源极共同连接 并经由恒定电流部75与接地电位GND连接。PMOS 73、 74的栅极与 NMOS71的漏极连接。并且，在节点N7与电源电位VDD之间连接有NMOS 76，该NMOS 76的栅极与NMOS72的漏极连接。并且，峰值电压保持用的电阻77和 电容器78并联连接在节点N7与接地电位GND之间。然后，节点N7的 信号被提供给构成差动放大部的PMOS 81a、 82a内的PMOS 81a的栅极。 并且，PMOS82a的栅极与节点N8连接。PMOS81a、 82a的漏极分别经由NMOS83、 84与接地电位GND连接。PMOS81a、 82a的源极共同连接，并经由恒定电流部85与电源电位 VDD连接。NMOS 83、 84的栅极与PMOS 82a的漏极连接。PMOS 81b的漏极和源极分别与PMOS 81a的漏极和源极连接，基准 电压VR3 (其中，VR3>VR2)被提供给该PMOS 81b的栅极。PMOS 82b 的漏极和源极分别与PMOS 82a的漏极和源极连接，该PMOS 82b的栅 极与电源电位VDD连接。并且，在节点N8与接地电位GND之间连接有NMOS 86，该NMOS 86的栅极与PMOS 81a的漏极连接。并且，在节点N8与电源电位VDD 之间连接有恒定电流部87，从该节点N8输出信号S7。并且，从峰值保 持电路4、 7分别输出的信号S4、 S7由加法器91相加，作为表示信号强 度的输出信号OUT来输出。下面，按照峰值保持电路4的动作(1)、峰值保持电路7的动作(2) 以及整体动作(3)的顺序对该信号强度检测电路的动作进行说明。 (1)峰值保持电路4的动作图3是示出图1中的峰值保持电路4的动作的信号波形图。在所输入的信号Sl的电压高于基准电压VR2的情况下，NMOS41a 的栅极/源极间电压大于NMOS 41b的栅极/源极间电压。因此，在这些 NMOS41a、 41b的gm (相互电导)充分大的情况下，PMOS 43的源极/ 漏极电流全部流入NMOS 41a。另一方面，NMOS 42b用于取得差动平衡， 总是在断开状态。因此，PMOS44的源极/漏极电流全部流入NMOS42a。 即，在信号S1的电压高于基准电压VR2的情况下，得到以NMOS41a、 42a为差动对的差动电路结构。这里，当信号S1的电压上升时，NMOS42a的漏极电压也上升，与 该NMOS 42a的漏极连接的NMOS 46的栅极电压也上升。由于NMOS 46 与电阻47—起构成源极跟随器，因而其漏极电压(即，节点N4的电压) 跟随栅极电压而上升。与节点N4连接的NMOS42a的栅极电压上升，从 而该节点N4的电压按照等于信号S1的电压的方式跟随。然后，从电压 跟随器49输出与信号Sl相同电压的信号S4。另一方面，当信号Sl的电压下降时，NMOS 42a的漏极电压也下降，与该NMOS 42a的漏极连接的NMOS 46的栅极电压也下降。NMOS 46 与电阻47 —起构成源极跟随器，然而由于电容器48与该NMOS 46的漏 极连接，因而由该电容器48保持与下降前的信号SI相同的电压。在该 时刻，由于NMOS 42b的栅极电压高于NMOS 41a的栅极电压，因而该 NMOS 42b的漏极电压进一步下降，与该NMOS 42b的漏极连接的NMOS 46的栅极电压也进一步下降。由此，NMOS 46处于切断状态，电容器 48以由其电容值C48和电阻47的电阻值R47所决定的时间常数进行放 电。该放电是在信号SI的电压低于节点N4的电压的状态持续期间进行。 节点N4的电压从电压跟随器49作为信号S4来输出。即，该峰值保持电 路4在信号SI的电压高于基准电压VR2的情况下，作为以NMOS 41a 的栅极为输入的峰值保持电路进行动作。相比之下，在信号SI的电压低于基准电压VR2的情况下，NMOS 41a 的栅极/源极间电压小于NMOS41b的栅极/源极间电压。因此，PMOS43 的源极/漏极电流全部流入NMOS41b。此时，由于电流未全部流入NMOS 41a，因而得到以NMOS 41b、 42a为差动对的差动电路结构。g卩，峰值 保持电路4具有以NMOS 41b的栅极为输入的峰值保持电路的结构。由 于基准电压VR2总是被施加给NMOS 41b的栅极，因而NMOS 42a的栅 极具有等于基准电压VR2的恒定电压而与信号S1的电压无关，该NMOS 42a的栅极电压从电压跟随器49作为信号S4来输出。艮P，峰值保持电路4构成为，当所输入的信号Sl小于等于基准电压 VR2时，输出该基准电压VR2，并当超过基准电压VR2时，保持并输出 该峰值。换句话说，峰值保持电路4是以基准电压VR2为下限的具有下 限的峰值保持电路。(2)峰值保持电路7的动作图4是示出图1中的峰值保持电路7的动作的信号波形图。 在该峰值保持电路7中，以NMOS 71、 72为差动对的差动放大部以 及由NMOS 76、电阻77和电容器78构成的峰值保持部进行与在上述的 峰值保持电路4中信号Sl高于基准电压VR2的情况相同的动作。并且， 以PMOS81a、 81b、 82a、 82b为差动对的差动放大部具有使峰值保持电路4上下反转来调换PMOS和NMOS的结构。并且，上述差动放大部构 成由NMOS 86和恒定电流部87构成的源极接地放大电路和电压跟随器。在PMOS 81a的栅极电压(即，节点N7的电压)低于基准电压VR3 的情况下，PMOS 81a的栅极/源极间电压大于PMOS 81b的栅极/源极间 电压。因此，在这些PMOS81a、 81b的gm充分大的情况下，NMOS 83 的漏极/源极电流全部从PMOS 81a流出。另一方面，PMOS 82b用于取 得差动平衡，总是在断开状态。因此，NMOS84的漏极/源极电流全部从 PMOS82a流出。g卩，在节点N7的电压低于基准电压VR3的情况下，得 到以PMOS81a、 82a为差动对的差动电路结构。由于由NMOS86和恒 定电流部87构成的源极接地放大电路与该差动电路连接，因而与节点 N7的电压相等的电压的信号S7总是被输出到节点N8。另一方面，在PMOS 81a的栅极电压高于基准电压VR3的情况下， PMOS 81a的栅极/源极间电压小于PMOS 81b的栅极/源极间电压，NMOS 83的漏极/源极电流全部从PMOS81b流出。此时，由于电流未全部流入 PMOS 81a，因而得到以PMOS 81b、82a为差动对的差动放大电路的结构。 即，包含该差动放大电路的电压跟随器的输入端子是PMOS 81b的栅极。 由于基准电压VR3总是被施加给PMOS 81b的栅极，因而与基准电压VR3 相等的恒定电压的信号S7被输出到电压跟随器的输出端子即节点N8， 而与节点N7的电压无关。根据以上对峰值保持电路7的动作进行说明，在所输入的信号S3的 电压上升的情况下，节点N7的电压跟随信号S3而达到与该信号S3相等 的电压。这里，在节点N7的电压低于基准电压VR3的情况下，PMOS81a 的栅极电压低于基准电压VR3，因而节点N8的信号S7跟随信号S3而 达到与该信号S3相同的电压。并且，在节点N7的电压高于基准电压VR3 的情况下，PMOS 81a的栅极电压高于基准电压VR3，因而节点N8的信 号S7达到被限制在基准电压VR3的恒定电压。另一方面，在所输入的信号S3的电压下降的情况下，节点N7的电 压被维持在由电容器78所保持的下降前的电压。此时，在节点N7的电 压低于基准电压VR3的情况下，比基准电压VR3低的电压被施加给PMOS 81a的栅极，因而与信号S3的下降前的电压相等的电压的信号S7 被输出到节点N8。并且，在节点N7的电压高于基准电压VR3的情况下， 比基准电压VR3高的电压被施加给PMOS 81a的栅极，因而被限制在基 准电压VR3的恒定电压的信号S7被输出到节点N8。艮P，峰值保持电路7构成为，当所输入的信号S3超过基准电压VR3 时，输出该基准电压VR3，并当小于等于基准电压VR3时，保持并输出 该峰值。换句话说，峰值保持电路7是以基准电压VR3为上限的具有上 限的峰值保持电路。 (3)整体动作图5是表示峰值保持电路4、 7的输入输出特性的曲线图，图6是表 示图1的信号强度检测电路的输入输出特性的曲线图。该各图中，横轴 表示分贝显示的输入功率，纵轴表示输出电压。信号强度检测电路的输入信号IN由级联连接的放大电路1、 3放大。 这里，如果把电阻12、 14、 32、 34的电阻值分别设定为R12、 R14、 R32、 R34,则放大电路1的放大率Al和放大电路3的放大率A3分别由下式A1=R14/R12 A3=R34/R32并且，如果把输入信号IN的交流信号的振幅设定为VIP-P，则从放 大电路l、 3所输出的信号S1、 S3的振幅V01p，、 V03p-p分别由下式表V03p—P=A1 A3 VIP—p由于放大电路1、 3的输入侧分别由电容器11、 31交流耦合，因而 这些放大电路1、 3的输出的动作点是对反转放大器13、 33的正极输入 端子施加的基准电压VR1。因此，信号S1、 S3是以基准电压VR1为中 心的振幅V01p—p、V03p-p的交流信号，这些信号S1、S3的峰值电压VP1、 VP3分别由下式表示。VPl=VRl+V01p-p/2V01D-D=A1 VI,VP3=VRl+V03p—p/2在把输入信号IN设定为单位dBpV的功率PI的情况下，上述峰值 电压VP1、 VP3分别由下式表示，与输入信号IN的关系是图5中的虚线 表示的指数曲线。VP1 = VR1 + A1'V^.102Qpi 6VP3 = VR1 + Al. A3 102Q由于从初级放大电路1所输出的信号SI被输入到具有下限的峰值保 持电路4，因而当该信号SI超过基准电压VR2时进行峰值检测，从峰值 保持电路4所输出的信号S4具有图5的b—c间的范围的实线表示的特 性。另一方面，当信号S1小于等于基准电压VR2时，在峰值保持电路4 中以基准电压VR2为输入信号进行峰值检测，因而信号S4具有图5的a 一b间的范围的实线表示的特性。并且，由于从下级放大电路3所输出的信号S3被输入到具有上限的 峰值保持电路7，因而当该信号S3小于等于基准电压VR3时进行峰值检 测，从峰值保持电路7所输出的信号S7具有图5的a—b间的范围的实 线表示的特性。另一方面，当信号S3超过基准电压VR3时，在峰值保 持电路7中以基准电压VR3为输入信号进行峰值检测，因而信号S7具 有图5的b—c间的范围的实线表示的特性。从峰值保持电路4、 7所输出的信号S4、 S7被输入到加法器91进行 相加。这里如图5所示，当把基准电压VR2、 VR3设定成使峰值保持电 路4、 7的输出特性的曲线部分不重叠时，从加法器91所输出的输出信 号OUT如图6所示为2层结构，获得线性良好的特性。如上所述，该实施例1的信号强度检测电路具有峰值保持电路4， 其根据从初级放大电路1所输出的信号Sl来检测具有下限的峰值；峰值 保持电路7，其根据从下级放大电路3所输出的信号S3来检测具有上限 的峰值；以及加法器91，其将由这些峰值保持电路4、 7所检测的信号 S4、 S7相加来输出表示信号强度的输出信号OUT。由此，具有可检测并 输出动态范围宽的信号强度的优点。并且，由于各电路要素由单纯的负 反馈电路构成，因而具有能以少的元件数实现不依赖于电源电压、周围温度以及制造过程的高精度输出的优点。实施例2图7是示出本发明的实施例2的信号强度检测电路的结构图，与图 1中的要素共同的要素被附上共同符号。该信号强度检测电路在图1中的2级级联连接的放大电路1、 3之间 插入中间级放大电路2而具有3级结构，并设置有保持该插入的放大电 路2的输出信号峰值的峰值保持电路5。并且，设置有将峰值保持电路4、 5、 7的输出信号相加的加法器92，而取代图1中的加法器91。放大电路2具有与放大电路1、 3相同的结构，将从放大电路l所提 供的信号Sl放大来作为信号S2进行输出。信号S2被提供给放大电路3， 并且还被提供给峰值保持电路5。另一方面，峰值保持电路5是使峰值保持电路4、 7组合而成的电路， 是检测具有上限和下限的峰值的具有上下限的峰值保持电路。由于在实 施例1中对峰值保持电路4、 7进行了详细说明，因此这里不进行重复， 在该峰值保持电路5中，采用与峰值保持电路4相同的电路而构成为， 当所输入的信号S2小于等于基准电压VR4 (其中，VR3〉VR4>VR2) 时，输出该基准电压VR4。并且，在该峰值保持电路5中，采用与峰值 保持电路7相同的电路而构成为，当所输入的信号S2超过基准电压VR5 (其中，VR3>VR5>VR4)时，输出该基准电压VR5。艮卩，该峰值保持 电路5输出以基准电压VR4为下限且以基准电压VR5为上限的信号S5。图8是表示图7中的各峰值保持电路的输入输出特性的曲线图，图 9是表示图7的信号强度检测电路的输入输出特性的曲线图。以下，参照 该图8和图9对图7的信号强度检测电路的概略动作进行说明。输入信号IN由级联连接的放大电路1、 2、 3放大，从各个放大电路 输出信号S1、 S2、 S3。信号S1被提供给峰值保持电路4，由该峰值保持 电路4检测峰值电压VP1，输出以基准电压VR2为下限的信号S4。该信 号S4如图8的实线所示，是输入功率PI在a—c之间为基准电压VR2、 且在c一d之间为峰值电压VP1的信号。信号S2被提供给峰值保持电路5，由该峰值保持电路5检测峰值电压VP2，输出以基准电压VR4为下限且以基准电压VR5为上限的信号 S5。该信号S5如图8的实线所示，是输入功率PI在a—b之间为基准电 压VR4、在b—c之间为峰值电压VP2、以及在c—d之间为基准电压VR5 的信号。信号S3被提供给峰值保持电路7，由该峰值保持电路7检测峰值电 压VP3，输出以基准电压VR3为上限的信号S7。该信号S7如图8的实 线所示，是输入功率PI在a—b之间为峰值电压VP3、且在b—d之间为 基准电压VR3的信号。信号S4、 S5、 S7由加法器92相加。这里如图8所示，当把基准电 压VR2 VR5设定成使峰值保持电路4、 5、 7的输出特性的曲线部分不 重叠时，从加法器92所输出的输出信号OUT如图9所示为3层结构， 与图6的2层结构相比获得线性良好的特性。如上所述，该实施例2的信号强度检测电路在实施例1中的放大电 路l、 3的中间设置有中间级放大电路2，并追加了峰值保持电路5，该 峰值保持电路5根据从该放大电路2所输出的信号S2来检测具有上下限 的峰值。由此，除了具有与实施例1 一样，采用简单的电路结构来获得 不依赖于电源电压、周围温度以及制造过程的高精度输出的优点以外， 还具有能检测并输出与实施例1相比线性更良好的特性的信号强度的优 点。另外，本发明不限于上述实施例，可进行各种变形。作为该变形例，例如有如下变形例。(a) 实施例2中的中间级放大电路可设置2个以上，可针对这些中间级放大电路的输出信号分别设置具有上下限的峰值保持电路。由此， 可获得线性更良好的特性。(b) 峰值保持电路4、 5、 7的电路结构不限于例示的电路结构。只 要是具有相同功能的电路，就能应用任何电路结构。(c) 对将多个峰值保持电路的输出信号相加来输出输入信号的信号 强度的信号强度检测电路作了说明，然而例如像具有下限的峰值保持电 路4那样，将电压限制用的晶体管并联附加在差动放大器的差动对晶体管上的峰值保持电路，作为具有不依赖于电源电压、周围温度以及制造 过程的变动的特性的峰值保持电路，也能应用于信号强度检测电路以外 的用途。
权利要求
1. 一种峰值保持电路，其特征在于，该峰值保持电路具有差动放大器，其具有构成差动对的第1和第2晶体管，输入信号被提供给该第1晶体管的控制电极；第3晶体管，其连接在第1电源电位与连接上述第2晶体管的控制电极的输出节点之间，由上述差动放大器的输出信号对导通状态进行控制；峰值电压保持用的电容器，其连接在上述输出节点与第2电源电位之间；电荷放电用的电阻，其与上述电容器并联连接；以及第4晶体管，其与上述第1晶体管并联连接，并将电压限制用的基准电压提供给控制电极。
2. —种信号强度检测电路，其特征在于，该信号强度检测电路具有 第1放大电路，其将输入信号放大来输出第l信号； 第2放大电路，其将上述第1信号放大来输出第2信号；第1峰值保持电路，其在上述第1信号小于等于第1基准电压时输 出该第1基准电压，在该第1信号超过该第1基准电压时保持并输出该 第1信号的峰值；第2峰值保持电路，其在上述第2信号超过比上述第1基准电压高 的第2基准电压时输出该第2基准电压，在该第2信号小于等于该第2 基准电压时保持并输出该第2信号的峰值；以及加法电路，其将上述第1和第2峰值保持电路的输出电压相加来输 出与上述输入信号的强度对应的信号。
3. —种信号强度检测电路，其特征在于，该信号强度检测电路具有-放大部，其由级联连接且将输入信号放大的初级、中间级和末级的放大电路构成；第1峰值保持电路，其在从上述初级放大电路所输出的信号小于等 于第1基准电压时，输出该第1基准电压，在从该初级放大电路所输出的信号超过该第1基准电压时，保持并输出从该初级放大电路所输出的信号的峰值；第2峰值保持电路，其在从上述中间级放大电路所输出的信号小于 等于比上述第1基准电压高的第2基准电压时，输出该第2基准电压， 在从该中间级放大电路所输出的信号超过比该第2基准电压高的第3基 准电压时，输出该第3基准电压，在从该中间级放大电路所输出的信号 高于该第2基准电压且小于等于该第3基准电压时，保持并输出从该中 间级放大电路所输出的信号的峰值；第3峰值保持电路，其在从上述末级放大电路所输出的信号超过比 上述第3基准电压高的第4基准电压时，输出该第4基准电压，在从该 末级放大电路所输出的信号小于等于该第4基准电压时，保持并输出从 该末级放大电路所输出的信号的峰值；以及加法电路，其将上述第1、第2和第3峰值保持电路的输出电压相 加来输出与上述输入信号的强度对应的信号。
4. 根据权利要求3所述的信号强度检测电路，其特征在于，上述中 间级放大电路使多个放大电路级联连接来构成，对应于该级联连接的多 个中间级放大电路设置有多个上述第2峰值保持电路。
5. —种信号强度检测电路，其特征在于，权利要求2、 3或4中的 各峰值保持电路是权利要求1所述的结构的峰值保持电路。
全文摘要
本发明提供一种峰值保持电路和使用该峰值保持电路的信号强度检测电路，可采用比较简单的电路结构来准确地保持信号的峰值而不依赖于温度、电源以及过程的变动。从初级放大电路(1)所输出的信号(S1)被提供给峰值保持电路(4)来检测具有下限的峰值的信号(S4)。并且，从下级放大电路(3)所输出的信号(S3)被提供给峰值保持电路(7)来检测具有上限的峰值的信号(S7)。信号(S4、S7)由加法器(91)相加，作为表示输入信号(IN)的信号强度的输出信号(OUT)来输出。
文档编号H03G3/30GK101222211SQ20071014653
公开日2008年7月16日 申请日期2007年8月20日 优先权日2007年1月9日
发明者太矢隆士, 平田学, 田嶋一行 申请人:冲电气工业株式会社