专利名称：最大似然译码装置和信息再现装置的制作方法
技术领域：
本发明涉及使用维特比算法(Viterbi Algorithm )的最大似然i奪码 装置(Maximum Likelihood Decoder)以及具有该最大似然译码装置 的信息再现装置。
背景技术：
迄今为止，作为这种最大似然译码装置，已知有采用同步采样方 式的最大似然译码装置。该方式控制采样时钟，即使初始状态发生偏 移，其频率和相位也均与信道时钟同步。
图6表示同步采样方式的最大似然译码装置的整体结构。在该图 中，最大似然译码对象的输入信号wsdt—d被输入到多个分支度量 (branch metric )计算器402 ~ 404来计算分支度量，然后这些分支度 量被输入到按同步时钟elk进行工作的路径度量计算部408来计算路 径度量，并且计算路径选择信号，根据该路径选择信号，按同步时钟 elk进行工作的幸存路径管理部409求出幸存路径，并输出与该幸存 路径对应的码来作为译码后的data信号。
但是，在上述同步采样方式中，随着半导体工艺的小型化(微细 化)、高倍速化的发展，要使其同步已变得越来越困难了。
于是，以往提出了利用频率和相位均与信道时钟不同的非同步时 钟来对数据进行采样的非同步采样方式的方案。该方式具有通过在数 字电路内进行数据的取样和插补处理而使输出数据的频率和相位与 信道时钟同步，即使小型化、高倍速化也具有比较容易使其同步的优 点。在该方式中，采样时钟被完全固定，或者将时钟频率控制为能够 维持过采样的程度。这些非同步式过采样方式的最大似然译码装置例 如在专利文献1或专利文献2中进行了公开。
在这种非同步过采样方式中，例如在上述图6中，当输出数据data 的个数多于信道位数时，通过暂时停止路径度量计算部408和幸存路 径管理部409的工作来使输出数据data的个数与信道位数一致。 专利文献1:日本特开平8 - 251039号/>4艮 专利文献2:国际公开第2006/019073号小册子
发明内容
然而，在上述现有的最大似然译码装置中均以过采样(过分采样) 为前提，因此，存在以下问题当因某种机缘而发生欠采样(采样不 足)时无法正常工作。
本发明着眼于上述问题，其目的在于提供一种再现光盘等的记录 数据的非同步式采样方式的最大似然译码装置，即使发生欠采样也能 确保正常工作。
为了达成上述目的，在本发明中，当因发生了欠采样而引起比特 损失时，将该时刻的分支度量强制地设定为"0"值来计算路径选择 信号。
此时，当根据"0"值的分支度量计算路径选择信号时，实质上 停止对分支度量计算部的信号的供给。
具体而言，本发明的最大似然译码装置包括分支度量计算部， 其被输入含有记录定时信息的第一输入信号，并根据该第一输入信号 和最大似然译码使用的参照值来计算分支度量；路径选择信号计算 部，根据由上述分支度量计算部计算出的分支度量来计算路径选择信 号；以及幸存路径管理部，根据由上述路径选择信号计算部计算出的 路径选择信号，计算对上述第一输入信号进行最大似然译码后的译码 值，并且还包括选择部，其被输入第一选择信号，并根据上述第一选 择信号选择上述分支度量计算部的分支度量和"0"值中的任一个， 上述路径选择信号计算部被输入由上述选择部所选择的上述分支度 量计算部的分支度量或"0"值，并根据所输入的分支度量或"0"值 来计算路径选择信号。
本发明的特征在于在上述最大似然译码装置中，还包括参照值 生成部，其被输入第一相位信号，根据该第一相位信号和与该第一相 位信号表示的相位的前后相邻的两个零相位的参照值来生成上述第 一相位信号表示的相位的维特比译码的参照值。
本发明的特征在于在上述最大似然译码装置中，上述分支度量
计算部、上述路径选择信号计算部以及上述幸存路径管理部接收第二
选择信号，并根据上述第二选择信号变更分支度量计算方法、路径选 择信号计算方法以及译码值计算方法。
本发明的特征在于在上述最大似然译码装置中，输入到上述选 择部的第 一选择信号是记录数据发生欠采样时所输出的欠采样信号， 上述选择部接收上述欠釆样信号后选择"0"值。
本发明的特征在于在上述最大似然译码装置中，上述第二选择 信号是记录数据发生过采样时所输出的过采样信号，上述分支度量计 算部、上述路径选择信号计算部以及上述幸存路径管理部接收上述过 采样信号后停止工作。
本发明的特征在于在上述最大似然译码装置中，其特征在于 还包括参照值生成部，其被输入第一相位信号，根据该第一相位信号 和与该第一相位信号表示的相位的前后相邻的两个零相位的参照值 来生成上述第一相位信号表示的相位的维特比译码的参照值。
本发明的特征在于在上述最大似然译码装置中，还包括被输入 维特比译码器控制信号并根据该维特比译码器控制信号来生成上述 第一选择信号和上述第二选择信号的控制器。
本发明的特征在于在上述最大似然译码装置中，还包括定时检 测部，其被输入含有上述记录定时信息的第二输入信号和时钟信号， 根据该第二输入信号和时钟信号输出上述第二输入信号所包含的记 录定时信息与时钟信号的相位差来作为第二相位信号，并且每当该第 二相位信号超出上述记录定时信息表示的信道周期1个周期或多个周 期时生成预定值的溢出信号；以及延迟器，其根据与上述定时检测部 的溢出信号的值对应的预定延迟量，分别使上述第二输入信号和上述
第二相位信号延迟并作为上述第一输入信号和上述第一相位信号而 输出，并且输出维特比译码器控制信号。
本发明的信息再现装置，包括上述最大似然译码装置；将记录在 记录介质上的数据作为模拟信号而读出的读出部；对上述读出部的模 拟信号进行整形的模拟波形整形部；将由上述模拟波形整形部整形后 的模拟信号按时钟信号的定时转换为数字信号的模拟-数字转换部； 被输入时钟控制信号并根据该时钟控制信号生成预定周期的时钟信 号的时钟发生部；以及对由上述模拟-数字转换部转换后的数字信号 进行整形并将其作为上述第二输入信号而输出到上述定时检测部的 数字信号整形部，上述最大似然译码装置的定时检测部还生成上述时 钟控制信号。
本发明的特征在于在上述信息再现装置中，上述定时检测部生 成上述时钟控制信号，以使由上述时钟发生部生成的时钟信号的频率 高于所希望的频率。
本发明的特征在于在上述信息再现装置中，上述定时检测部生 成上述时钟控制信号，以使由上述时钟发生部生成的时钟信号的频率 等于所希望的频率。
本发明的特征在于上述最大似然译码装置所具有的延迟器，在 上述时钟信号的频率高于所希望的频率时减少延迟量，在上述时钟信 号的频率等于所希望的频率时维持延迟量，在上述时钟信号的频率低 于所希望的频率时增加延迟量。
本发明的特征在于在上述信息再现装置中，上述所希望的频率 为信道频率。
本发明的特征在于在上述信息再现装置中，上述所希望的频率 为信道频率的整数倍频率。
本发明的特征在于在上述信息再现装置中，上述所希望的频率 为信道频率的整数部分的一个频率。
本发明的特征在于在上述信息再现装置中，上述第一输入信号 是从光盘再现的信号。
本发明的特征在于在上述信息再现装置中，上述第一输入信号 是从磁光盘再现的信号。
本发明的特征在于在上述信息再现装置中，上述第一输入信号
是从磁盘再现的信号。
如上所述，在本发明中，当发生欠采样时，强制地使在该时刻的
分支度量为"0"值，根据该"0"值的分支度量计算路径选择信号，
因此根据此时的路径选择信号插补发生欠采样时的路径选择信号。因 此，即使发生欠采样也能够使数据数与信道位数一致，能够正确地工作。
特別是，在本发明中，即使在发生欠采样时分支度量被设为"0"
值，由于输入到分支度量计算部的信号通过延迟器被延迟，因此在该 欠釆样消失的下一个时刻，其延迟后的信号被输入到分支度量计算 部，并正常地计算分支度量，能够确保正常工作。
如上所述，根据本发明的最大似然译码装置和信息再现装置，即 使发生欠采样也能够正常地确保最大似然译码。
图1是表示本发明第一实施方式的读出信道的整体概略结构的图。
图2是表示该读出信道所包含的维特比译码器的内部结构的图。 图3是表示在该读出信道中包含欠采样发生时的工作时序图。 图4是表示本发明第二实施方式的维特比译码器的内部结构的图。
图5是表示本发明第三实施方式的维特比译码器的内部结构的图。
图6是表示现有维特比译码器的内部结构的图。 标号说明 100读出信道 101光盘
102光拾取器(读出部)
103模拟前端(模拟波形整形部)
104模拟-数字转换器(模拟-数字转换部)
105时钟生成部(时钟发生部)
106波形整形器(数字信号整形部)
107定时#全测器(定时^r测部)
108 FIFO (延迟器)
109、 109，、 109" 维特比i,码器
201参照值生成器(参照值生成部)
202 ~ 204分支度量计算部
205 ~ 207选择器(选择部)
208路径度量计算部(路径度量计算部)
209幸存路径管理部(Survival path control section )
300控制器
301、 302比较器
具体实施例方式
以下，根据附图来说明本发明的实施方式。 (第一实施方式)
图1表示本发明第一实施方式的作为信息再现装置的读出信道 (读取信道)100的概略图。在该图中，在光盘101上记录有数字数 据。在读出信道100中，进行该记录数据和与该记录凄U居同步的时钟 的提取。此外，在本实施方式中，虽然使用光盘101进行了说明，但 不限于该光盘101,还可以对;兹盘和/磁光盘、或者无线通信和有线通
信应用本发明。
以下，说明读出信道100的工作。4姿顺序说明信号的流程，记录 在光盘101上的数字数据被光拾取器(读出部)102读取后，作为含 有记录定时信息的模拟信号而被输出。模拟前端(模拟波形整形部) 103进行来自光拾取器102的模拟信号的振幅调整和电平调整、以及
特定频带增强或特定频带通过等的模拟处理。然后，模拟-数字转换 器(模拟-数字转换部)104进行来自模拟前端103的上述模拟处理后 的模拟信号的采样和量化，将该模拟信号转换为含有记录定时信息的
数字信号。输入到模拟-数字转换器104的采样时钟elk由时钟生成器 (时钟发生部)105生成。波形整形器(数字信号整形部)106进行 来模拟-数字转换器104的数字信号的振幅调整和电平调整、以及特 定频带增强或特定频带通过等的数字处理。为便于说明，以下将上述 波形整形器106的输出信号称为wsdt信号。
定时检测器(定时检测部)107使用来自上述波形整形器106的 wsdt信号来计算相位信息phase、溢出信息overflow、以及时钟生成 器控制信号(时钟控制信号)clkctrl。在以下的图3的说明中详细叙 述这些信号的计算。上述时钟信号生成器105根据来自上述定时检测 器107的时钟生成器控制信号clkctrl而生成与该信号值对应的周期的 时钟信号clk。在此，定时检测器107生成时钟生成器控制信号clkctrl, 以使由时钟生成器105生成的时钟elk的频率高于或等于记录在上述 光盘101的记录定时信息即信道频率(所希望的频率)。
并且，FIFO(延迟器)108是本发明中重要的要素。该FIF0108 是先入先出(First In First Out )緩冲器，根据来自上述定时检测器107 的溢出信号(溢出信号)而使来自上述波形整形器106的wsdt信号 和来自上述定时检测器107的phase信号的各延迟量发生变化。该延 迟后的信号分别作为wsdt—d信号、phase—d信号而被输出。另外，与 使上述wsdt信号和phase信号的延迟量发生变化一样，该FIFO108 使来自上述定时检测器107的溢出信号的延迟量发生变化，并作为维 特比译码器控制信号vitctrl而输出。维特比译码器109使用来自上述 F1FO108的含有记录定时信息的wsdt—d信号(第一信号)、phase—d 信号(第一相位信号)以及vitctd信号(第一选择信号)进行基于维 特比算法的最大似然译码，并输出二值数据data。
上述二值数据data信号与记录在光盘101的数字数据大致等效， 但有时因读出信道100的特性还留有一些错误。例如，在向光盘101进行记录的记录质量变差而导致超出维特比译码器109的纠错能力的
情况下，输出包含错误的数据作为二值data信号。为了应对该情况， 在读出信道100的后级，根据二值数据data信号和elk信号，使用 Reed-Solomon译码等纠错方法来对上述二值数据data信号进行纠错 处理。并且，其后根据纠错后的数字数据生成图像或声音，并从显示 器或扬声器输出，或者直接作为数字数据发送到计算机。
接着，根据图2说明上述图1所示出的维特比译码器109的内部 结构。
在图2中，参照值生成器201每当从上述FIFO108接收延迟相位 信息phase—d时，生成该延迟相位信息phase—d表示的相位的维特比 译码中的参照值。具体而言，其生成是通过使用与该延迟相位信息 phase—d表示的相位的前后相邻的两个零相位的参照值(期待值)，在 这两个参照值之间进行线性插补并求出来进行的。在图2中，与连续 的多个延迟相位信息phase一d对应而生成有多个参照值rlllll、 r11110 ~ r00000。
多个分支度量计算部202、 203 ~ 204是根据来自上述FIFO108的 数字信号wsdt一d和来自上述参照值生成器201的对应的参照值来计 算分支度量的。该计算出的分支度量基本上被输入到路径度量计算部 208,并用于路径度量的生成。
在上述各分支度量计算部202、 203 ~ 204和上述路径度量计算部 208之间配置有本发明中重要的选择器205、 206~ 207。这些选择器 205、 206 207选择对应的来自分支度量计算部202、 203 ~ 204的分 支度量和"0"值中的任意一个。作为其选择的控制信号，在各选择 器205、 206- 207中输入有来自FIFO108的维特比译码器控制信号 vitctrl。各选择器205、 206 207在上述维特比译码器控制信号vitctrl 的值为"2"的特定条件下选择"0"值，并强制地将分支度量设定为 "0"值。
路径度量计算部(路径选择信号计算部)208根据由各分支度量 计算部202、 203 ~ 204计算出的分支度量、或被强制地设定为"0"
值的分支度量来求出路径度量，与此同时还求出路径选择信号。从该 路径度量计算部208输出的信号仅是上述路径选择信号。幸存路径管
理部209根据来自上述路径度量计算部208的路径选择信号来求出幸 存路径，输出与该幸存路径对应的码作为data信号(译码值)。
接着，图3表示在图1所示的读出信道100中发生了欠采样时的 时序图。
在该图3中，将记录在光盘101上的数字数据设为al al6。该 图中的具体值的序列是{1111000011110000}。来自模拟前端103的输 出信号afeout是用实线表示的模拟信号。在模拟-数字转换器104中 将该模拟信号afeout转换后的信号是在该图中用黑圆表示的adcdt信 号。模拟-数字转换时的采样时钟是clk信号，根据该图可知，该采样 时钟信号clk与信道位周期非同步，clk信号的周期比信道位周期长， 变为欠采样。
当将信道位周期设为1.0时，图2的来自模拟前端103的模拟信 号afeout成为从时刻0到时刻16的模拟波形。clk信号的周期在该图 中描述为1.2的情况，在时刻0.3具有第一个上升沿，因此所有的上 升沿的时刻为{0.3、 1.5、 2.7、 3.9、 5.1、 6.3、 7.5、 8.7、 9.9、 11.1、 12.3、 13.5、 14.7、 15.9}。 乂人该图可知，乂人时刻0到日寸刻16，时4中沿 只有14个，与记录数据16个相比，缺少2个。当然，来自模拟-数 字转换器104的数字信号adcdt的个数也缺少2个。
来自模拟-数字转换器104的数字信号adcdt在波形整形器106 中进行整形而变为wsdt信号(第二信号)。在实际的电路中，会发生 整形处理的延迟或流水线处理中的延迟，但在此，为了^更于说明，图 示为完全不产生延迟的情况。
在图3中，来自定时检测器107的相位信息(第二相位信号)phase 是以信道位周期为基准时的时钟信号clk的上升沿的相位。该相位恰 好与上升沿发生时刻的小数部分一致。例如，在图3中的clk信号的 第三个上升沿发生时刻的相位为"2.7",因此该时刻的相位的小数部 分的"0.7"成为相位信息phase。另外，在图3中，来自定时检测器 107的溢出信号与以信道位周期为基准时的Clk信号的连续的两个上
升沿的发生时刻的相位的整数部分之差一致。例如，图3中的clk信 号的上述第三个和第四个上升沿发生时刻的相位为"2.7"、 "3.9",所 以这两个时刻的两个相位的整数部分之差"1"成为溢出信号。另外， 在图3中的clk信号的第四个和第五个上升沿发生时刻的相位为"3.9" 和"5.1",因此这两个时刻的两个相位的整数部分之差"2"成为溢出 信号。
根据图3可知，例如，在dk信号的第四个和第五个上升沿之间 的期间，具有这两个上升沿的相位"3.9"和"5.1"的两个数字数据 adcdt的时间间隔超出了记录数据a5的1个信道位周期，因此在该期 间为欠采样。该欠采样能够通过上述溢出信号从"1"变为"2"的值 来掌握。
在实际的电路中，clk信号的上升沿的相位并不是预先判断的。 由定时检测器107实施各种处理，4艮据来自波形整形器106的wsdt 信号(第二信号)来求出与该信号对应的phase信号(第二相位信号) 和溢出信号。
在图3中，记录数据的个数比采样后的数字数据wsdt信号的个 数多。相对于时钟数为14个，记录数据数为16个。补偿该个数的差 的部件是FIF0108。如上所述，FIFO 108输出wsdt—d信号、phase—d 信号、vitctrl信号。该wsdt—d信号、phase—d信号以及vitctrl信号基 本上是分别延迟了来自波形整形器106的wsdt信号、来自定时检测 器107的phase信号以及溢出信号的信号，其延迟量因溢出信号的值 而不同。即具体来说，如上所述，在记录数据a5的信道位周期中不 存在clk信号的上升沿。这时，由于溢出信号从"1"值变为"2"值， 因此根据该溢出信号的值的变化，生成使wsdt信号和phase信号的延 迟量增加1 (即，延迟了 1个时钟)的wsdt—d信号、phase—d信号、 vitctrl信号。在图3中，记录数据a5的信道位周期中发生了欠采样， 因此在下一个记录数据a6的信道位周期中溢出信号变为"2"值，所 以在wsdt_d信号的b4和b5之间的一个时钟、以及phase—d信号的
"o.9"和"o.r之间的一个时钟中分别追加、插补任意的值(在该
图中，表示为"-")并延迟。该任意的值既可以是前一个值(b4蟲 "0.9")或后一个值(b5或"0.1"),也可以是"O，，值。另外，在vitctr 信号中，在溢出信号变为"2" 值的记录数据a6的信道位周期的下 一个信道位周期追加、插补"1" 值并延迟。以上，示例了在记录教 据a6的信道位周期的下一个信道位周期溢出信号从"1"值变为"2" 值的情况，但在记录数据a12的信道位周期溢出信号从"1"值变为 "2"值时，其延迟量的插补情况也与上述同样。因此，FIFO(延迟 器)108在来自定时检测器107的溢出信号的值为'T，时、即时钟生 成器21的时钟信号clk与信道频率一致时维持延迟量，但在溢出信号 的值为"2"而发生低于信道频率的欠采样时，在来自FIFO108的 wsdt_d信号和phase—d信号的 一 个时钟中分别追加任意的数值和相位 值来增加延迟量，而在溢出信号的值为"0"而发生高于信道频率的 过采样时进行减少上述延迟量的工作。
维特比译码器109使用来自FIFO108的wsdt—d信号、phase—d信 号、vitctrl信号来进行最大似然译码，其译码结果作为data信号而输 出。直到输出该data信号，存在分支度量计算部202- 204的流水线 延迟或幸存路径管理部209中的存储长度延迟等，但在图3中仅记述 为两个时钟延迟。
因此，在本实施方式中，在发生欠采样时，根据"0"值的分支 度量生成路径度量和路径选择信号来进行插补，所以能够使工作时的 数据数与信道位数一致，能够使其正确地工作。 (第二实施方式) 接着，说明本发明的第二实施方式。
图4表示本发明的第二实施方式的信息再现装置即维特比译码器 109，的内部结构。
在该图的维特比译码器109，中，示出了以下结构将图2的vitctrl 信号作为under sampling信号而使用，并且输入通知记录数据发生过 采样的over sampling信号(第二选择信号)，在接收到该over sampling
信号时，作为变更在分支度量计算部202 - 204、路径度量计算部208 以及幸存路径管理部209中的分支度量计算方法、路径度量计算方法 以及data信号计算方法，而使这些部件停止工作。
因此，在本实施方式中，不仅是记录数据发生欠采样时，在发生 过采样时也能够确保正常工作。 (第三实施方式)
接着，说明本发明的第三实施方式。
图5表示本发明的第三实施方式的信息再现装置即维特比译码器 109，，的内部结构。在上述第二实施方式中，输入了 over sampling信号 和来自FIFO108的under sampling信号(vitctrl信号),但在本实施方 式中，构成为仅由vitctrl信号(维特比译码控制信号)生成over sampling信号。
即，在图5中,附加输入来自FIFO108的vitctrl信号并生成under sampling信号和over sampling信号的控制器300。着眼于来自FIFO 108 的vitctrl信号在发生欠采样时如上所述从值"1"值变为"2"值，在 发生过采样时从"1"值反而变为"0"值这一点，上述控制器300构 成具有将vitctrl信号的值与"2"值进行比较的第一比较器301、和将 vitctrl信号的值与"0"值进行比较的第二比较器302，当vitctrl信号 ="2" <直时，生成为"1" <直的under sampling 4言号并專命出，当vitctrl 信号="0"值时，生成为"1"值的over sampling信号并输出。
在以上的说明中，由时钟生成器105生成的时钟信号elk的频率 控制为高于或等于信道频率，但即使按照 一 定角速度控制等的控制的 种类使来自光盘101的数据的读出为信道频率的整数倍或整数部分的 一个频率，也存在成为欠采样的情况，所以在这种情况下也能够应用 本发明。
工业可利用性
如以上说明那样，由于即使发生欠采样也能够正常地确保最大似 然译码，所以本发明作为光盘、磁光盘或磁盘等的再现记录数据的最 大似然译码装置和信息再现装置等是有用的。
权利要求
1. 一种最大似然译码装置，其特征在于，包括输入含有记录定时信息的第一输入信号，并根据该第一输入信号和最大似然译码中使用的参照值来计算分支度量的分支度量计算部；根据由上述分支度量计算部计算出的分支度量来计算路径选择信号的路径选择信号计算部；以及根据由上述路径选择信号计算部计算出的路径选择信号来计算对上述第一输入信号进行最大似然译码后的译码值的幸存路径管理部，并且还包括输入第一选择信号并根据上述第一选择信号来选择上述分支度量计算部的分支度量和“0”值中的任一个的选择部，其中，上述路径选择信号计算部被输入由上述选择部所选择的上述分支度量计算部的分支度量或“0”值，并根据所输入的分支度量或“0”值来计算路径选择信号。
2. 根据权利要求1所述的最大似然译码装置，其特征在于， 还包括参照值生成部，该参照值生成部被输入第一相位信号，并根据该第一相位信号和与该第一相位信号表示的相位的前后相邻的 两个零相位的参照值来生成上述第一相位信号表示的相位的维特比 译码的参照值。
3. 根据权利要求1所述的最大似然译码装置，其特征在于， 上述分支度量计算部、上述路径选择信号计算部以及上述幸存路径管理部，接收第二选择信号并根据上述第二选择信号来变更分支度 量计算方法、路径选择信号计算方法以及译码值计算方法。
4. 根据权利要求1所述的最大似然译码装置，其特征在于，输入到上述选择部的第 一 选择信号是发生记录数据欠采样时输 出的欠采样信号，上述选择部接收上述欠采样信号后选择"0"值。
5. 根据权利要求3所述的最大似然译码装置，其特征在于， 上述第二选择信号是发生记录数据过采样时输出的过采样信号， 上述分支度量计算部、上述路径选择信号计算部以及上述幸存路 径管理部接收上述过采样信号后停止工作。
6. 根据权利要求3所述的最大似然译码装置，其特征在于， 还包括参照值生成部，该参照值生成部被输入第一相位信号，并根据该第一相位信号和与该第一相位信号表示的相位的前后相邻的 两个零相位的参照值来生成上述第一相位信号表示的相位的维特比 译码的参照值。
7. 根据权利要求3所述的最大似然译码装置，其特征在于，还包括控制器，该控制器被输入维特比译码器控制信号并根据该 维特比译码器控制信号来生成上述第一选择信号和上述第二选择信
8. 根据权利要求1所述的最大似然译码装置，其特征在于， 还包括定时检测部，该定时检测部被输入含有上述记录定时信息的第二 输入信号和时钟信号，并根据该第二输入信号和时钟信号输出上述第 二输入信号中包含的记录定时信息与时钟信号的相位差来作为第二 相位信号，并且每当该第二相位信号超出上述记录定时信息表示的信 道周期1个周期或多个周期时生成预定值的溢出信号；以及延迟器，该延迟器根据与上述定时检测部的溢出信号的值对应的预定延迟量来分别使上述第二输入信号和上述第二相位信号延迟，并 将其作为上述第一输入信号和上述第一相位信号而输出，并且输出维特比译码器控制信号。
9. 一种信息再现装置，其特征在于，包括 上述权利要求8所述的最大似然译码装置； 将记录在记录介质上的数据作为模拟信号而读出的读出部； 对上述读出部的模拟信号进行整形的模拟波形整形部；将由上述模拟波形整形部整形后的模拟信号按时钟信号的定时 转换为数字信号的模拟-数字转换部； 被输入时钟控制信号并根据该时钟控制信号来生成预定周期的 时钟信号的时钟发生部；以及对由上述模拟-数字转换部转换后的数字信号进行整形并将其作 为上述第二输入信号而输出到上述定时检测部的数字信号整形部，其中，上述最大似然译码装置的定时检测部还生成上述时钟控制信号。
10. 根据权利要求9所述的信息再现装置，其特征在于，上述定时检测部生成上述时钟控制信号，以使由上述时钟发生部 生成的时钟信号的频率高于所希望的频率。
11. 根据权利要求9所述的信息再现装置，其特征在于， 上述定时检测部生成上述时钟控制信号，以使由上述时钟发生部生成的时钟信号的频率等于所希望的频率。
12. 根据权利要求9所述的信息再现装置，其特征在于， 上述最大似然译码装置具有的延迟器，在上述时钟信号的频率高于所希望的频率时减少延迟量，在上述时钟信号的频率等于所希望的 频率时维持延迟量，在上述时钟信号的频率低于所希望的频率时增加 延迟量。
13. 根据权利要求10~12中任一项所述的信息再现装置，其特 征在于，上述所希望的频率是信道频率。
14. 根据权利要求10~12中任一项所述的信息再现装置，其特 征在于，上述所希望的频率是信道频率的整数倍频率。
15. 根据权利要求10~ 12中任一项所述的信息再现装置，其特 征在于，上述所希望的频率是信道频率的整数部分的一个频率。
16. 根据权利要求9~ 15中任一项所述的信息再现装置，其特征 在于，上述第一输入信号是从光盘再现的信号。
17. 根据权利要求9~ 15中任一项所述的信息再现装置，其特征在于，上述第 一输入信号是从磁光盘再现的信号。
18. 根据权利要求9~ 15中任一项所述的信息再现装置，其特征 在于，上述第 一 输入信号是从磁盘再现的信号。
全文摘要
本发明提供一种最大似然译码装置，在该装置中，当发生欠采样时，选择器(205～207)不选择来自分支度量计算部(202～204)的分支度量而选择“0”值，路径度量计算部208根据上述选择器(205～207)的“0”值来计算路径度量，并且计算路径选择信号。输入到上述分支度量计算部(202～204)的最大似然译码对象的输入信号(wsdt_d)考虑上述选择器(205～207)选择“0”值的欠采样发生情况而被调整为延迟了相当于其发生时的时钟数的信号。因此，在发生欠采样时也能够得到正确的译码结果并确保正常工作。
文档编号H03M13/41GK101395669SQ200780007240
公开日2009年3月25日 申请日期2007年10月15日 优先权日2007年2月21日
发明者山本明 申请人:松下电器产业株式会社