专利名称：输出电路的制作方法
技术领域：
本发明一般涉及脉冲电路，具体涉及输出脉冲信号的输出电路。
背景技术：
半导体集成电路的信号输出部分通常使用串联连接了 PMOS晶体管和 NMOS晶体管的CMOS类型的输出电路。将应当输出到电路外部的信号施 加到PMOS晶体管和NMOS晶体管的栅极，控制各晶体管的导通/截止， 由此将PMOS晶体管和NMOS晶体管之间的连接点电连接在高电压侧 (电源电压侧)或者低电压侧(接地侧)中任一个被选侧。通过将PMOS 晶体管和NMOS晶体管之间的连接点连接至输出端子，能够将输出信号从 输出端子输出。
在如上所述的CMOS输出电路中，需要将电路设计成输出信号的上升 沿的斜率(Rise Slew)和下降沿斜率(fall slew)均衡地大致相等。此 时，通过调整各晶体管的驱动能力或者调整向各晶体管提供栅极输入的路 径的延迟，能够独立地调整输出信号的上升沿的斜率和下降沿的斜率。但 是，在这种方法中，通常难以进行微调以使上升沿斜率和下降沿斜率相匹 配，因此难以设计均衡性好的CMOS输出电路。
另外也存在以下的方式对于PMOS晶体管和NMOS晶体管双方采 用并联连接了多个晶体管的构成，通过改变驱动的晶体管数，来控制输出 信号的斜率。但是，在这种方式的电路中存在以下的问题电路规模变 大，并且由于改变驱动晶体管数而导致的驱动能力的变化为阶梯状、不连 续，因此难以进行微调。
专利文献1:日本专利文献特表2001-508635号公报； 专利文献2:日本专利文献特开2005-217840号公报； 专利文献3:日本专利文献特开2005-236395号公报。
发明内容
鉴于以上的问题，本发明的目的在于提供一种能够进行调整以使输出 信号的上升沿的斜率和下降沿的斜率相匹配的、规模较小的输出电路。
输出电路的特征在于包括向信号输出端输出在第一电位和第二电位 间转变的信号的信号输出单元、负载量可变的负载电路、切换信号输出端 和负载电路之间的电导通/电截止的第一开关电路。
根据本发明的至少一个实施例，通过第一开关电路的导通/截止能够例 如当信号上升时将负载电路电连接在信号输出端、当信号下降时使负载电 路从信号输出端电切断。因此，通过调整负载电路的负载量，调整上升沿 的斜率，使其与下降沿的斜率相匹配。即，对于信号的上升沿和下降沿中 的一个，与另一个独立地进行控制，能够进行使两个沿的斜率一致的控制 动作。另外，只需要附加开关电路和负载电路，因此以较小的电路规模就 能够实现具备斜率调整功能的输出电路。
图1是示出根据本发明的输出电路的构成的一个示例的图2是示出图1的输出电路的变形例的图3是示出图1的输出电路的进一步的变形例的图4是示出图1的输出电路的进一步的变形例的图5是示出图1的输出电路的进一步的变形例的图6是示出图5的输出电路的变形例的图7是示出图5的输出电路的变形例的图8是示出图5的输出电路的变形例的图9是示出根据本发明的输出电路的实施方式的构成的一个示例的
图10是用于说明图9的输出电路的动作的波形图U是示出根据本发明的输出电路的实施方式的变形例的图12是示出根据本发明的输出电路的实施方式的其他的变形例的图13是示出根据本发明的输出电路的实施方式的进一步的其他变形例的图14是示出根据本发明的输出电路的实施方式的其他的变形例的
图15是示出根据本发明的输出电路的实施方式的其他的变形例的
图16是示出根据本发明的输出电路的实施方式的其他的变形例的
图17是示出根据本发明的输出电路的实施方式的其他的变形例的
图18是示出根据本发明的输出电路的实施方式的其他的变形例的
图19是示出根据本发明的输出电路的实施方式的其他的变形例的
图20是示出根据本发明的输出电路的实施方式的其他的变形例的
图21是示出根据本发明的输出电路的实施方式的其他的变形例的
图22是示出根据本发明的输出电路的实施方式的其他的变形例的
图23是示出根据本发明的输出电路的实施方式的其他的变形例的
图24是示出根据本发明的输出电路的实施方式的其他的变形例的
图25是示出根据本发明的输出电路的实施方式的其他的变形例的
图26是示出根据本发明的输出电路的实施方式的其他的变形例的
图；图27是示出根据本发明的输出电路的实施方式的其他的变形例的图。
符号说明
ll信号输出单元
12负载电路
12- 1至12-n负载电路13开关电路
13- l至13-n开关电路14开关电路15开关电路16控制电路
具体实施例方式
下面，利用附图，对本发明的实施例进行详细说明。
图1是示出根据本发明的输出电路的构成的一个示例的图。图1的输出电路10包括信号输出单元ll、负载电路12、以及开关电路13。
信号输出单元11向信号输出端A输出在第一电位(例如，高电位)和第二电位(例如，低电位)之间转变的信号。负载电路12是负载量可变的电路，例如由可变电容元件或可变电阻元件构成。开关电路13具有切换信号输出端A和负载电路12之间的电导通/电截止的功能。
开关电路13的导通/截止可以与信号输出单元11向信号输出端A输出的信号的第一电位和第二电位之间的转变大致同步地被控制。即，例如，当信号输出单元11向信号输出端A输出的信号从低电位向高电位上升时，在比该上升沿稍早的时刻开关电路13成为导通状态，在负载电路12被电连接在信号输出端A的状态下，信号输出端A的信号从低电位上升到高电位。另外，当信号输出单元11向信号输出端A输出的信号从高电位向低电位下降时，在比该下降沿稍早的时刻开关电路13成为截止状态，在负载电路12成为与信号输出端A电切断的状态下，信号输出端A的信号从高电位下降到低电位。通过在比该上升沿/下降沿稍早的时刻控制开关电路13的导通/截止，能够抑制开关噪声。
一旦采用上述的构成，当信号上升时，负载电路12的负载起到使上升的变化变慢的作用，信号的上升沿的斜率变小。即，也可以说信号的延迟变大。这种情况下的信号的上升沿的斜率根据负载电路12的负载量来变化，因此能够通过调整负载量来控制上升沿的斜率。另外，相反地当信
号下降时，由于负载电路12的负载没有被连接，因此信号的下降沿的斜率成为根据信号输出单元11和信号输出端A的特性的斜率，被固定成固
定的斜率。
因此，通过调整负载电路12的负载量，能够调整上升沿的斜率使其与下降沿的斜率相匹配。即，对于信号的上升沿和下降沿中的一个，与另一个独立地进行控制，能够进行使两个沿的斜率一致的控制动作。在上述的示例中，虽然说明了当信号上升时负载电路12被连接、而当信号下降时负载电路12没有被连接的构成，但是与此相反地使用当下降时负载电路12被连接、而当上升时负载电路12没有被连接的构成也能达到同样的效果。
图2是示出图1的输出电路的变形例的图。在图2中，对于与图l相同的构成要素以相同的标号进行参照，并省略对其说明。
在图2所示的输出电路中，在包括信号输出单元11、负载电路12、开关电路13之外，还包括开关电路14和开关电路15。在连结信号端B和信号输出端A之间的第一信号路径上设置有开关电路15。在信号端B和负载电路12之间设置有开关电路14。通过控制开关电路13~15能够切换
第二信号路径和上述的第一信号路径，其中第二信号路径是从信号输出端A经由开关电路13、负载电路12、开关电路14到信号端B的路径。
艮P，例如，当信号输出单元11向信号输出端A输出的信号从低电位向高电位上升时， 一旦在比该上升沿稍早的时刻开关电路13和14成为导通状态并且开关电路15截止，则在负载电路12电连接在信号输出端A的状态下信号输出端A的信号从低电位向高电位上升。该信号沿着上述的第二信号路径传播而出现在信号端B。另外，当信号输出单元ll向信号输出端A输出的信号从高电位向低电位下降时， 一旦在比该下降沿稍早的时刻开关电路13和14成为截止状态并且开关电路15导通，则在负载电路12与信号输出端A电切断的状态下信号输出端A的信号从高电位向低电位下降。该信号沿着上述的第一信号路径传播而出现在信号端B。
当如图2构成时也与图l的情况同样，当信号上升时，负载电路12的负载起到使上升的变化变慢的作用，信号的上升沿的斜率变小。另外，相反地当信号下降时，由于负载电路12的负载没有被连接，因此信号的下降沿的斜率成为根据信号输出单元11和信号输出端A、开关电路15、以及信号端B的特性的斜率，被固定成固定的斜率。
因此，通过调整负载电路12的负载量，能够调整上升沿的斜率使其与下降沿的斜率相匹配。S卩，可以使信号的上升沿和下降沿中的一个与另一个独立地进行控制来进行使两个沿的斜率一致的控制动作。在上述的示例中，虽然说明了当信号上升时负载电路12被连接、而当信号下降时负载电路12没有被连接的构成，但是与此相反地使用当下降时负载电路12被连接、而当上升时负载电路12没有被连接的构成也能达到同样的效果。
另外，在图2的构成中，由于在信号传播路径上串联插入有开关电路13 15，因此这些开关电路的导通电阻起到使信号的延迟增大的作用。因此，不只通过调整负载电路12的负载量，还通过适当地选择并设定开关电路13~15的导通电阻的电阻值，能够控制信号的上升沿的斜率和下降沿的斜率。
图3是示出图1的输出电路的进一步的变形例的图。在图3中，对于与图l相同的构成要素以相同的标号进行参照，并省略对其的说明。
在如图3所示的输出电路中，包括信号输出单元ll、负载电路12-1至12-n、开关电路13-1至13-n。代替图1的负载电路12设置有多个负载电路12-1至12-n，代替开关电路13设置有多个开关电路13-1至13-n。负载电路12-1至12-n分别经由开关电路13-1至13-n与信号输出端A连接。
可以根据信号输出单元11输出的信号的转变来改变将负载电路12-1至12-n中的哪一个负载电路与信号输出端A电连接。例如，当信号输出端A的信号从高电位向低电位下降时，将负载电路12-1电连接在信号输
9出端A，当信号输出端A的信号从低电位向高电位上升时，将负载电路
12-2电连接在信号输出端A。根据这样的构成，通过独立地调整负载电路 12-1以及负载电路12-2的负载量，对于上升沿的斜率和下降沿的斜率两者 能够相互独立地进行控制。
负载电路12-1至12-n的各数n也可以大于等于2。此时，例如，当从 第二电位(例如，低电位(LOW))向第三电位(例如，超高电位
(extra-HIGH))转变时，也可以电连接与上述的负载电路12-1以及12-2 不同的负载电路12-3。另外，即使是从第二电位(例如，低电位
(LOW))向第一电位(例如，高电位(HIGH))的相同的转变，也可 以采用根据动作模式来使所电连接的负载电路不同的构成。
图4是示出图1的输出电路的进一步的变形例的图。在图4中，对于 与图2和图3相同的构成要素以相同的标号进行参照，并省略对其的说 明。
图4所示的输出电路在包括信号输出单元11、负载电路12-1至12-n、开关电路13-1至13-n之外，还包括开关电路14和开关电路15。在连 接信号端B和信号输出端A之间的第一信号路径上设置有开关电路15。 在信号端B和负载电路12-1至12-n之间设置有开关电路14。通过控制开 关电路13-1至13-n、 14、 15能够切换第二信号路径和上述的第一信号路 径，其中第二信号路径是从信号输出端A经由开关电路13-x (x:选择 值)、负载电路12-x、开关电路14到信号端B的路径。
在图4的构成中，与图3的构成同样，可以根据信号输出单元11输 出的信号的转变来改变将负载电路12-1至12-n中的哪一个负载电路与信 号输出端A电连接。并且，与图2的构成同样，由于在信号传播路径上串 联插入有开关电路，能够通过适当地选择并设定那些开关电路的导通电阻 的电阻值来控制信号的上升沿的斜率和下降沿的斜率。
图5是示出图1的输出电路的进一步的变形例的图。在图5中，对于 与图l相同的构成要素以相同的标号进行参照，并省略对其的说明。
在图5中，采用了由控制电路16来实现图1的输出电路的开关功能和 负载电路12的负载调整功能的构成。即，采用了由控制电路16来控制负载电路12对信号输出端A的电连接/电断开的构成。g卩，也可以被构成为 控制电路16根据来自信号输出单元11的控制信号C来切换负载电路12
对信号输出端A的电连接/电断开。另外，控制电路16被构成为能够调整 负载电路12的负载量。
图6是示出图5的输出电路的变形例的图。在图6中，对于与图5相 同的构成要素以相同的标号进行参照，并省略对其的说明。
如图6所示的输出电路包括信号输出单元11、负载电路12、开关 电路14、控制电路16B。采用了由控制电路16B来实现图2的输出电路的 开关电路13禾口 15的开关功能以及负载电路12的负载调整功能的构成。 即，控制电路16B被构成为根据来自信号输出单元11的控制信号C来切 换负载电路12对信号输出端A的电连接/电断开。另外，控制电路16B被 构成为根据来自信号输出单元11的控制信号C来切换信号输出端A和信 号端B的电连接/电断开。另外，控制电路16B被构成为能够调整负载电 路12的负载量。
图6所示的构成和图5所示的构成在效果上的差异与图2所示的构成 和图l所示的构成在效果上的差异是同样的。
图7是示出图5的输出电路的进一步的变形例的图。在图7中，对亍 与图3和图5相同的构成要素以相同的标号进行参照，并省略对其的说 明。
如图7所示的输出电路包括信号输出单元11、负载电路12-1至12-n、控制电路16C。在该图7的输出电路中，采用了由控制电路16C来实 现图3中的输出电路的开关电路13-1至13-n的开关功能以及负载电路12-l至12-n的负载调整功能的构成。S卩，控制电路16C被构成为根据来自信 号输出单元11的控制信号C来切换负载电路12-1至12-n对信号输出端A 的电连接/电断开。另外，控制电路16C被构成为能够调整负载电路12-1 至12-n的负载量。
图7所示的构成和图5所示的构成在效果上的差异与图3所示的构成 和图1所示的构成在效果上的差异是同样的。
图8是示出图5的输出电路的进一步的变形例的图。在图8中，对于与图4和图5相同的构成要素以相同的标号进行参照，并省略对其的说 明。
图8所示的输出电路包括信号输出单元11、负载电路12-1至12-
n、开关电路14、控制电路16D。在该图8的输出电路中，采用了由控制 电路16D来实现图4的输出电路的开关电路13-1至13-n和开关电路15的 开关功能以及负载电路12-1至12-n的负载调整功能的构成。S口，控制电 路16D被构成为根据来自信号输出单元11的控制信号C来切换负载电路 12-1至12-n对信号输出端A的电连接池断开。另外，控制电路16D被构 成为根据来自信号输出单元11的控制信号C来切换信号输出端A和信号 端B的电连接/电断开。另外，控制电路16D被构成为能够调整负载电路 12-1至12-n的负载量。
图8所示的构成和图5所示的构成在效果上的差异与图4所示的构成 和图l所示的构成在效果上的差异是同样的。
图9是示出根据本发明的输出电路的实施方式的构成的一个示例的 图。图9所示的电路构成与图3所示的构成相对应。图9所示的输出电路 20包括缓冲器21至26、 NMOS晶体管27、 PMOS晶体管28、 PMOS晶 体管29、 NMOS晶体管30、 NMOS晶体管31、 PMOS晶体管32、 NMOS 晶体管33、 PMOS晶体管34、可变电容元件35、可变电容元件36。
缓冲器21是将输入端收到的输入信号IN维持着相同逻辑向输出端输 出的电路。缓冲器23和24是将输入端接收到的输入信号进行反转向输出 端输出的反转电路，其输入端接收缓冲器21的输出信号。当作为缓冲器 21的输入信号IN输入了从低电位向高电位上升的正方向转变信号时，缓 冲器23的输出和缓冲器24的输出成为如在图9中的各输出端附近用波形 表示的那样从高电位向低电位下降的负方向转变信号。
缓冲器25和26是将输入端接收到的输入信号进行反转向输出端输出 的反转电路，其输入端分别接收缓冲器23和缓冲器24的输出信号。当输 入了如在图9中用波形表示的那样从高电位向低电位下降的负方向转变信 号时，缓冲器25的输出和缓冲器26的输出成为如在图9中的各输出端附 近用波形表示的那样从低电位向高电位上升的正方向转变信号。此时，响应于缓冲器25的输出的正方向转变，NMOS晶体管31导 通，响应于缓冲器26的输出的正方向转变，PMOS晶体管32截止。因 此，信号输出端A与作为可变负载的负载电路的可变电容元件35电连 接。这样，可变电容元件35与信号输出端A的电连接/电断开是被根据控 制PMOS晶体管29和NMOS晶体管30的导通/截止的信号的信号电平来 控制，即被控制成与信号输出端A的信号电平的转变大致同步。
在信号输出端A被电连接在可变电容元件35的状态下，PMOS晶体 管29响应于缓冲器23的输出的负方向转变而成为导通状态，NMOS晶体 管30响应于缓冲器24的输出的负方向转变而成为截止状态。因此，信号 输出端A从低电位(NMOS晶体管30的源极端所连接的接地电位)向高 电位(PMOS晶体管29源极端所连接的电源电位)转变。
此时，由于处于信号输出端A被电连接在可变电容元件35的状态， 因此可变电容元件35起到使信号输出端A的电压上升变慢的作用。艮口， 信号输出端A的电压上升速度是与电流流入可变电容元件35而电荷积蓄 的速度相对应的。可变电容元件35的电容越大信号输出端A的电压上升 越慢，可变电容元件35的电容越小信号输出端A的电压上升越快。因 此，通过调整可变电容元件35的电容值(负载值)能够控制信号输出端 A的电压上升速度。S口，能够控制输出信号OUT的上升沿的斜率。
当作为缓冲器21的输入信号IN输入了从高电位向低电位下降的负方 向转变信号时，缓冲器23的输出和缓冲器24的输出成为从低电位向高电 位上升的正方向转变信号。此时，缓冲器25的输出和缓冲器26的输出成 为从高电位向低电位下降的负方向转变信号。此时，响应于缓冲器25的 输出的负方向转变，NMOS晶体管31截止，响应于缓冲器26的输出的负 方向转变，PMOS晶体管32导通。因此，信号输出端A与作为可变负载 的负载电路的可变电容元件36电连接。这样，可变电容元件36与信号输 出端A的电的连接/断开是被根据控制PMOS晶体管29和NMOS晶体管 30的导通/截止的信号的信号电平来控制，即被控制成与信号输出端A的 信号电平的转变大致同步。
在信号输出端A被电连接在可变电容元件36的状态下，PMOS晶体管29响应于缓冲器23的输出的正方向转变而成为截止状态，NMOS晶体 管30响应于缓冲器24的输出的正方向转变而成为导通状态。因此，信号 输出端A从高电位向低电位转变。
此时，由于处于信号输出端A被电连接至可变电容元件36的状态， 因此可变电容元件36起到使信号输出端A的电压下降变慢的作用。艮P， 信号输出端A的电压下降速度是与电流流入可变电容元件36而致的电荷 积蓄的速度相对应的。可变电容元件36的电容越大信号输出端A的电压 下降越慢，可变电容元件36的电容越小信号输出端A的电压下降越快。 因此，通过调整可变电容元件36的电容值(负载值)能够控制信号输出 端A的电压下降速度。即，能够控制输出信号OUT的下降沿的斜率。并 且，此时，通过NMOS晶体管33根据缓冲器24的正方向转变而导通，使 没有电连接在信号输出端A的可变电容元件35放电，回到失去电荷的状 态。
如上所述，在图9所示的输出电路20中，能够通过调整可变电容元 件35的电容值(负载值)来控制信号输出端A的电压上升速度、即输出 信号OUT的上升沿的斜率。另外，能够通过调整可变电容元件36的电容 值(负载值)来控制信号输出端A的电压下降速度、即输出信号OUT的 下降沿的斜率。因此，通过独立且连续地调整可变电容元件35的电容值 以及可变电容元件36的电容值，能够使输出信号OUT的上升沿的斜率和 下降沿的斜率独立且连续地变化。因此，能够使输出信号OUT的上升沿 的斜率和下降沿的斜率更容易相匹配。
控制信号CNTL是如下的信号在输出电路20送出输出信号的工作 状态下为低电位，而在需要使信号输出端A成为高阻抗状态的情况则成为 高电位。 一旦控制信号CNTL成为高电位，则缓冲器21的动作停止(成 为非驱动状态)，开关SW被松开，并且NMOS晶体管27和PMOS晶体 管28导通。由此，缓冲器23的输入被固定为低电位、输出被固定为高电 位，缓冲器24的输入被固定为高电位、输出被固定为低电位。因此， PMOS晶体管29、 NMOS晶体管30、 NMOS晶体管31、 PMOS晶体管32 全部截止，信号输出端A成为高阻抗状态。在半导体集成电路中，有时信号输入端子和信号输出端子是通用的。 在使用这样的双方向输入输出端子的输出电路中，例如图9中的信号输出 端A也被电连接在输入端子，当进行输入动作时信号输出端A也被施加上
输入信号电压。此时，需要停止输出电路20的动作，使信号输出端A成 为高阻抗状态。控制信号CNTL是为了这个目的而被使用的。
图10是用于说明图9的输出电路20的动作的波形图。构成输出电路 20的缓冲器和晶体管的各电路要素优选为了保证合适的动作而满足以下说 明的条件。
首先，如图IO所示，缓冲器23的输出的上升沿的斜率优选的是比缓 冲器24的输出的上升沿的斜率大(陡)。这是由于为了避免流过 PMOS晶体管29和NMOS晶体管30的贯通电流，希望在NMOS晶体管 30导通前使PMOS晶体管29截止。
另外，如图IO所示，缓冲器23的输出的下降沿的斜率优选的是比缓 冲器24的输出的下降沿的斜率小(缓)。这是由于为了避免流过 PMOS晶体管29和NMOS晶体管30的贯通电流，希望在PMOS晶体管 29导通前使NMOS晶体管30截止。
并且，从图IO可以看出，从缓冲器23的输出的变化到缓冲器25的输 出的变化为止的响应时间优选的是大致等于从缓冲器24的输出的变化到 缓冲器26的输出的变化为止的响应时间。由此，当输出信号OUT下降 时，在响应于缓冲器26的输出的PMOS晶体管32导通之前，响应于缓冲 器25的输出的NMOS晶体管31截止。并且，当输出信号OUT上升时， 在响应于缓冲器25的输出的NMOS晶体管31导通之前，响应于缓冲器 26的输出的PMOS晶体管32截止。因此，能够防止形成电荷从可变电容 元件35和36的一个向另一个移动的路径。
并且，从缓冲器23的输出的变化到PMOS晶体管34的状态变化为止 的响应时间优选的是大致等于从缓冲器24的输出的变化到NMOS晶体管 33的状态变化为止的响应时间。并且，优选的是构成为根据缓冲器23 和24的上升/下降的速度的不同，在NMOS晶体管31截止之后使NMOS 晶体管33导通，并且在PMOS晶体管32截止之后使PMOS晶体管34导通。
并且，分别响应于缓冲器23和24的输出的PMOS晶体管29和 NMOS晶体管30的状态变化优选的是比NMOS晶体管31、 PMOS晶体管 32、 NMOS晶体管33、 PMOS晶体管34的状态变化慢。由此，当发生了 如图IO那样的输出信号OUT的信号电平的转变的时刻，能够使可变电容 元件35或者可变电容元件36中的任何所需要的一个成为电连接在信号输 出端A的状态。
图IO示出了使控制信号CNTL为高电位、缓冲器23的输出被固定为 高电位、并且缓冲器24的输出被固定为低电位的状态。在该状态下， PMOS晶体管29、 NMOS晶体管30、 NMOS晶体管31、 PMOS晶体管32 全部成为截止，信号输出端A成为高阻抗状态。
下面，对根据本发明的输出电路的实施方式的各种变形例进行说明。 图11是示出根据本发明的输出电路的实施方式的变形例的图。在图 11中，输出电路包括信号输出单元11、电容元件41、开关电路42和 43。电容元件41相当于负载电路。当信号输出单元11的输出信号上升 时，使开关电路42导通且开关电路43截止以使电容元件41电连接在信号 输出端A。通过调整电容元件41的电容值能够控制信号输出端A的信号 的上升速度。
当信号输出单元11的输出信号下降时，使开关电路42截止且开关电 路43导通以使电容元件41从信号输出端A电切断而放电。此时，信号输 出端A的信号的下降速度不受电容元件41的影响。
图12是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图12中，输出电路包括信号输出单元11、电阻元件44、开关电 路42。电阻元件44相当于负载电路。当信号输出单元11的输出信号上升 时，使开关电路42导通以使电阻元件44电连接在信号输出端A。通过调 整电阻元件44的电阻值能够控制信号输出端A的信号的上升速度。
当信号输出单元11的输出信号下降时，使开关电路42截止以使电阻 元件44从信号输出端A电切断。此时，信号输出端A的信号的下降速度 不受电阻元件44的影响。图13是示出根据本发明的输出电路的实施方式的进一步的其他变形 例的图。在图13中，输出电路包括信号输出单元11、电容元件41、开
关电路42、电阻元件44。电容元件41和电阻元件44相当于负载电路。 当信号输出单元11的输出信号上升时，使开关电路42成为导通状态以使 电容元件41和电阻元件44电连接在信号输出端A。通过调整电容元件41 的电容值和电阻元件44的电阻值能够控制信号输出端A的信号的上升速 度。
当信号输出单元11的输出信号下降时，使开关电路42截止以使电容 元件41和电阻元件44与信号输出端A电切断而放电。此时，信号输出端 A的信号的下降速度不受电容元件41和电阻元件44的影响。上述放电是 从电容元件41经由电阻元件44进行的。
图14是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图14中，输出电路包括信号输出单元11、电容元件51、开关电 路52和53。电容元件51相当于负载电路。当信号输出单元11的输出信 号下降时，使开关电路52导通且开关电路53截止以使电容元件51电连接 在信号输出端A。通过调整电容元件51的电容值能够控制信号输出端A 的信号的下降速度。
当信号输出单元11的输出信号上升时，使开关电路52截止且开关电 路53导通以使电容元件51与信号输出端A电切断而放电。此时，信号输 出端A的信号的上升速度不受电容元件51的影响。
图15是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图15中，输出电路包括信号输出单元11、电阻元件54、开关电 路52。电阻元件54相当于负载电路。当信号输出单元11的输出信号下降 时，使开关电路52导通以使电阻元件54电连接在信号输出端A。通过调 整电阻元件54的电阻值能够控制信号输出端A的信号的下降速度。
当信号输出单元11的输出信号上升时，使开关电路52截止以使电阻 元件54从信号输出端A电切断。此时，信号输出端A的信号的上升速度 不受电阻元件54的影响。
图16是示出根据本发明的输出电路的实施方式的其他的变形例的图。在图16中，输出电路包括信号输出单元11、电容元件51、开关电
路52、电阻元件54。电容元件51和电阻元件54相当于负载电路。当信 号输出单元11的输出信号下降时，使开关电路52导通以使电容元件51和 电阻元件54电连接在信号输出端A。通过调整电容元件51的电容值和电 阻元件54的电阻值能够控制信号输出端A的信号的下降速度。
当信号输出单元11的输出信号上升时，使开关电路52截止以使电容 元件51和电阻元件54与信号输出端A电切断而放电。此时，信号输出端 A的信号的下降速度不受电容元件51和电阻元件54的影响。上述放电是 从电容元件51经由电阻元件54进行的。
图17是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图11中，输出电路包括信号输出单元11、电容元件41、开关电 路42和43、电容元件51、开关电路52和53。电容元件41和电容元件51 相当于负载电路。当信号输出单元11的输出信号上升时，使开关电路42 导通且开关电路43截止以使电容元件41电连接在信号输出端A，并且使 开关电路52截止且开关电路53导通以使电容元件51与信号输出端A电 切断而放电。通过调整电容元件41的电容值能够控制信号输出端A的信 号的上升速度。
当信号输出单元11的输出信号下降时，使开关电路42截止且开关电 路43导通以使电容元件41与信号输出端A电切断而放电，并且使开关电 路52导通且开关电路53截止以使电容元件51电连接在信号输出端A。通 过调整电容元件51的电容值能够控制信号输出端A的信号的下降速度。
图18是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图18中，输出电路包括信号输出单元11、开关电路42、电阻元 件44、开关电路52、电阻元件54。电阻元件44和电阻元件54相当于负 载电路。当信号输出单元11的输出信号上升时，使开关电路42导通以使 电阻元件44电连接在信号输出端A，并且使开关电路52截止以使电阻元 件54与信号输出端A电切断。通过调整电阻元件44的电阻值能够控制信 号输出端A的信号的上升速度。
当信号输出单元11的输出信号下降时，使开关电路42截止以使电阻元件44与信号输出端A电切断，并且使开关电路52导通以使电阻元件54 电连接在信号输出端A。通过调整电阻元件54的电阻值能够控制信号输 出端A的信号的下降速度。
图19是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图19中，输出电路包括信号输出单元11、电容元件41、开关电 路42、电阻元件44、电容元件51、开关电路52、电阻元件54。电容元件 41和电阻元件44以及电容元件51和电阻元件54相当于负载电路。当信 号输出单元11的输出信号上升时，使开关电路42导通以使电容元件41和 电阻元件44电连接在信号输出端A，并且使开关电路52截止以使电容元 件51和电阻元件54与信号输出端A电切断而放电。通过调整电容元件41 的电容值和电阻元件44的电阻值能够控制信号输出端A的信号的上升速 度。
当信号输出单元11的输出信号下降时，使开关电路42截止以使电容 元件41和电阻元件44与信号输出端A电切断而放电，并且使开关电路52 导通以使电容元件51和电阻元件54电连接在信号输出端A。通过调整电 容元件51的电容值和电阻元件54的电阻值能够控制信号输出端A的信号 的下降速度。
图20是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图20中，输出电路包括信号输出单元11、电容元件41、开关电 路42和43、开关电路61、开关电路62。在连结信号端B和信号输出端A 的第一信号路径上设有开关电路62。在信号端B和电容元件41之间设有 开关电路61。通过控制开关电路42、 43、 61、 62能够切换从信号输出端 A经由开关电路42和开关电路61到达信号端B的第二信号路径和上述的 第一信号路径。
当信号输出单元11的输出信号上升时，使开关电路42导通且开关电 路43截止以使电容元件41电连接在信号输出端A。并且，使开关电路61 导通且开关电路62截止。通过调整电容元件41的电容值能够控制信号输 出端A的信号的上升速度。
当信号输出单元11的输出信号下降时，使开关电路42截止且开关电路43导通并使开关电路61截止以使电容元件41与信号输出端A和信号 端B电切断而放电。此时，信号输出端A的信号的下降速度不受电容元件 41的影响。此时，使开关电路62成为导通状态以使信号输出单元11的输 出信号从信号输出端A经由开关电路62向信号端B传播。
图21是示出根据本发明的输出电路的实施方式的其他的变形例的 图。对于与图20相同的构成要素以相同的标号作为参照，省略对其说 明。
图21的输出电路与图20的输出电路相比不同之处在于在第二路径上 串联插入有电阻元件63。在调整电容元件41的电容值之外，还调整电阻 元件63的电阻值，由此能够控制信号上升时的斜率(速度)。
图22是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图22中，输出电路包括信号输出单元11、电容元件51、开关电 路52和53、开关电路71、开关电路72。在连结信号端B和信号输出端A 的第一信号路径上设有开关电路72。在信号端B和电容元件51之间设有 开关电路71。通过控制开关电路52、 53、 71、 72能够切换从信号输出端 A经由开关电路52和开关电路71到达信号端B的第二信号路径和上述的 第一信号路径。
当信号输出单元11的输出信号下降时，使开关电路52导通且开关电 路53截止以使电容元件51电连接在信号输出端A。并且，使开关电路71 导通且开关电路72截止。通过调整电容元件51的电容值能够控制信号输 出端A的信号的下降速度。
当信号输出单元11的输出信号上升时，使开关电路52截止且开关电 路53导通并使开关电路71截止以使电容元件51从信号输出端A和信号 端B电切断而放电。此时，信号输出端A的信号的下降速度不受电容元件 51的影响。此时，使开关电路72成为导通状态以使信号输出单元11的输 出信号从信号输出端A经由开关电路72向信号端B传播。
图23是示出根据本发明的输出电路的实施方式的其他的变形例的 图。对于与图22相同的构成要素以相同的标号作为参照，省略对其说 明。图23的输出电路与图22的输出电路相比不同之处在于在第二路径上
串联插入有电阻元件73。在调整电容元件51的电容值之外，还调整电阻 元件73的电阻值，由此能够控制信号下降时的斜率(速度)。
图24是示出根据本发明的输出电路的实施方式的其他的变形例的 图。在图24中，输出电路包括信号输出单元11、电容元件41、开关电 路42和43、开关电路61、电容元件51、开关电路52和53、开关电路 71。
当信号输出单元11的输出信号上升时，使开关电路42导通且开关电 路43截止以使电容元件41电连接在信号输出端A，并且使开关电路61成 为导通状态以使电容元件41电连接在信号端B。通过调整电容元件41的 电容值能够控制信号输出端A的信号的上升速度。此时，使开关电路52 截止且开关电路53导通并使开关电路71截止以使电容元件51与信号输出 端A和信号端B电切断而放电。
当信号输出单元11的输出信号下降时，使开关电路52导通且开关电 路53截止以使电容元件51电连接在信号输出端A，并且使开关电路71成 为导通状态以使电容元件51电连接在信号端B。通过调整电容元件51的 电容值能够控制信号输出端A的信号的下降速度。此时，使开关电路42 截止且开关电路43导通并使开关电路61截止以使电容元件41与信号输出 端A和信号端B电切断而放电。
图25是示出根据本发明的输出电路的实施方式的其他的变形例的 图。对于与图24相同的构成要素以相同的标号作为参照，省略对其说 明。
图25的输出电路与图24的输出电路相比不同之处在于在连结信号输 出端A和信号端B的电容元件41侧的路径上串联插入有电阻元件63，并 且在连结信号输出端A和信号端B的电容元件51侧的路径上串联插入有 电阻元件73。在调整电容元件41和电容元件51的电容值之外，还调整这 些电阻元件63和73的电阻值，由此能够控制信号上升时的斜率和下降时 的斜率。
图26是示出根据本发明的输出电路的实施方式的其他的变形例的图。对于与图24相同的构成要素以相同的标号作为参照，省略对其说 明。
图26的输出电路与图24的输出电路相比不问之处在于在连结信号输 出端A和信号端B的电容元件41侧的路径上串联插入有电阻元件63。在 调整电容元件41的电容值之外，还调整该电阻元件63的电阻值，由此能 够控制信号上升时的斜率(速度)。在连结信号输出端A和信号端B的电 容元件51侧的路径上没有串联插入电阻。
图27是示出根据本发明的输出电路的实施方式的其他的变形例的 图。对于与图24相同的构成要素以相同的标号作为参照，省略对其说 明。
图27的输出电路与图24的输出电路相比不同之处在于在连结信号输 出端A和信号端B的电容元件51侧的路径上串联插入有电阻元件73。在 调整电容元件51的电容值之外，还调整该电阻元件73的电阻值，由此能 够控制信号下降时的斜率(速度)。在连结信号输出端A和信号端B的电 容元件41侧的路径上没有串联插入电阻。
以上，虽然基于本发明的实施例进行了说明，但是本发明不限于上述 的实施例，专利权利要求范围包括其记载范围内各种变形。
权利要求
1.一种输出电路，其特征在于，包括信号输出单元，向信号输出端输出在第一电位和第二电位间转变的信号；负载量可变的负载电路；以及第一开关电路，切换所述信号输出端和所述负载电路之间的电导通/电截止。
2. 如权利要求1所述的输出电路，其特征在于，所述输出电路被构成为与所述信号在所述第一电位和所述第二电位之 间的转变大致同步地控制所述第一开关电路的导通/截止。
3. 如权利要求1所述的输出电路，其特征在于， 所述输出电路还包括连接在所述信号输出端的第二开关电路；以及经由所述第二开关电路连结在所述信号输出端的负载量可变的负载电路。
4. 如权利要求3所述的输出电路，其特征在于，所述输出电路被构成为所述第一开关电路和第二开关电路交替地成为 导通状态。
5. 如权利要求1所述的输出电路，其特征在于， 所述信号输出单元包括第三开关电路，切换所述信号输出端和所述第一电位之间的电导通/电 截止；以及第四开关电路，切换所述信号输出端和所述第二电位之间的电导通/电 截止；其中，所述第三开关电路为PMOS晶体管，所述第四开关电路为 NMOS晶体管。
6. 如权利要求l所述的输出电路，其特征在于，所述输出电路被构成为通过使所述信号输出单元的输出成为高阻抗状态并且使所述第一开关电路截止，由此能够将所述输出端设定成高阻抗 状态。
7. 如权利要求1所述的输出电路，其特征在于， 所述输出电路还包括信号端；第一信号路径，连结所述信号端和所述信号输出端之间；以及 第二开关电路，被设置在所述信号端和所述负载电路之间； 并且，所述输出电路被设置成能够切换第二信号路径和所述第一信号 路径，其中该第二信号路径是从所述信号输出端经由所述第一开关电路、 所述负载电路、所述第二开关电路到达所述信号端的路径。
8. 如权利要求7所述的输出电路，其特征在于，所述输出电路还包括串联插入在所述第一信号路径和所述第二信号路径的任一个上的电阻 元件。
9. 如权利要求1所述的输出电路，其特征在于， 所述负载电路包括可变电容元件。
10. 如权利要求9所述的输出电路，其特征在于， 还包括把所述可变电容元件和所述第一开关电路之间的信号端连结在规定的电位上的开关电路。
11. 如权利要求9所述的输出电路，其特征在于， 还包括把所述可变电容元件和所述第一开关电路之间的信号端连结在规定的电位上的电阻元件。
12. 如权利要求1所述的输出电路，其特征在于， 所述负载电路包括可变电阻元件。
全文摘要
本发明的目的在于提供能够进行调整以使输出信号的上升沿的斜率和下降沿的斜率相匹配的、规模较小的输出电路。输出电路的特征在于包括向信号输出端输出在第一电位和第二电位间转变的信号的信号输出单元、负载量可变的负载电路、切换信号输出端和负载电路之间的电导通/电截止的第一开关电路。
文档编号H03K5/12GK101636906SQ20078005215
公开日2010年1月27日 申请日期2007年3月14日 优先权日2007年3月14日
发明者永濑典生, 沼田知之 申请人:富士通微电子株式会社