专利名称：滤波器布线及其设计方法
滤波器布线及其设计方法
技术领域：
本发明是关于一种布线及其设计方法，且特别是有关于一种滤波器布线及 其设计方法。背景技术：
在电路传输信号(Signal)的过程当中，常常会因为一些人为的噪声源(例 如数字电子、无线电传输、马达、开关、继电器…等)、天然的干扰(例如-太阳黑子及闪电)、纯质的噪声源(例如从实际系统产生的相关随机扰动，诸 如热噪声和凸波噪声)或是电磁干扰(Electromagnetic Interference,简称EMI)
等因素，而导致电路在运行时会有误动作的产生。
其中，EMI的来源包括微处理器、开关电路、静电放电、发射器、瞬时电源 组件、电源以及闪电。举例来说，在一个以微处理器为基础的电路板内，数字 时序电路通常是EM工最大的产生者，而随着电路运作的频率愈来愈高以及信号 边缘噪声的变化愈来愈快，使得电路板内的电路可能会产生高达300 MHz的谐 波干扰，其中这些高频噪声应予以屏敝或滤除。
在一个良好的电路设计中，若要预防上述各噪声因素对于电路所造成的影 响，必须经由适当的接地、屏敝或者是加入各种滤波器(例如低通滤波器、高 通滤波器、n型滤波器、带通滤波器等)，才能有效地降低电路中的噪声干扰。 除此之外，更可以在规划设计电路板的布线时，即开始做好噪声防治的工作， 如此可以确保电路在执行工作时保持正常的动作，以建构高可靠度低噪声电子 系统。
图1绘示为现有技术消除高频噪声的"型滤波器电路图。请参照图l，在 兀型滤波器100中，其利用第一电容101、电感103及第二电容105的组合， 来用以将信号si的高频噪声滤除。其中，第一电容IOI的第一端用以接收信号 si，而第二端则耦接第一接地端gndl。电感103的第一端耦接于第一电容101 的第一端，而第二端则输出滤除高频噪声的信号so。第二电容105的第一端耦 接电感103的第二端，而第二端则耦接第二接地端gnd2。
图2绘示为现有技术Ji型滤波器的布线示意图。请参照图1及图2，在设 计兀型滤波器100的电路板的布线(Layout) 200时，会将基底板201上的第一 电容203与第二电容207配置在一起，而透过第一电容203、电感205及第二电 容207将信号si中得高频噪声滤除。然而，由于第一电容203所耦接的第一接 地端gndl与第二电容207所耦接的第二接地端gnd2之间的距离D太近，将造成噪声(Noise)易从第二接J4端gnd2经由第二电容207窜回信号在线，进而导 致n型滤波器100的失效，而无法正常的滤除信号si的高频噪声。
发明内容
有鉴于此，本发明提供了一种滤波器布线，借由将^型滤波器两电容的接 地端配置于基底板上的间隔距离拉长，以解决先前技术中，容易因为噪声窜回 信号线而造成^型滤波器失效的缺点。
本发明提供了一种布线设计方法，借由将^型滤波器的两个电容分别配置 于不同的芯片中，再配置于滤波器的滤波电路中，因此能够避免噪声回窜而造 成n型滤波器失效。
本发明所提供的滤波器布线包括一基底板，而此基底板上配置有第一电 容、电感以及第二电容。其中，第一电容具有第一接地端、电感耦接至第一电 容的一端、而第二电容耦接至电感的一端，并具有第二接地端。此外，第一接 地端与第二接地端间隔一距离为^/n，其中，^为信号波长而n为小于20的正 整数。
在本发明的一实施例中，第一电容的第一端用以接收信号，而其第二端则 耦接第一接地端。电感的第一端耦接于第一电容的第一端，而其第二端则用以 输出此信号。第二电容的第一端耦接电感的第二端，而其第二端则耦接第二接 地端。
在本发明的一实施例中，n可以为20，而间隔距离可以为20 30密耳(mil)。
从另一观点来看，本发明提供一种布线设计方法，其适用于一滤波器。本 发明包括配置第一电容于第一芯片，此第一电容的第一端用以接收一信号，而 第二端则耦接第一接地端。配、置电感于第二芯片，此电感的第一端耦接于第一 电容的第一端，而其第二端则输出此信号。此外，还配置第二电容于第二芯片， 此第二电容的第一端耦接电感的第二端，而其第二端则耦接第二接地端。最后， 分别配置上述的第一芯片及第二芯片于滤波器的滤波电路中。 在本发明的一实施例中，滤波器可以为一 n型滤波器，而第一芯片与第二芯片 的间隔距离可以为20 30密耳(mil)。 在本发明的一实施例中，上述的电感可以为一磁珠。
综上所述，在本发明的滤波器布线及其设计方法中，借由将n型滤波器第 一电容与第二'电容的接地端间隔一^/n ( ^为信号波长而n为小于20的正整数) 以上的距离，使其n型滤波器在执行工作时，可以正常的消除信号中的高频噪 声，而不致因为噪声窜回信号线，而使n型滤波器失效。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发 明的较佳实施例，并配合所附图式，作详细说明如下。
图1绘示为现有技术消除高频噪声的^型滤波器电路图。图2绘示为现有技术jt型滤波器的布线示意图。
图3为依照本发明的一较佳实施例所绘示的滤波器布线示意图。 图4为依照本发明的一较佳实施例所绘示的布线设计方法流程图。
具体实施方式
本发明是为了要解决在现有技术中，设计n型滤波器的电路板布线时，由 于电容配置于电路板上的距离太近，而导致n型滤波器失效的问题。在以下的 实施例中，提出了一种滤波器布线及一种布线设计方法来解决上述的问题。 图3为依照本发明的一较佳实施例所绘示的滤波器布线示意图。请合并参照图1 及图3，在滤波器布线300中包括一基底板301，而此基底板301上配置有第一 电容303、电感305 (例如是一个磁珠(Bead))以及第二电容307。其中，第一 电容303具有第一接地端gndl，电感305耦接至第一电容303的一端，而第二 电容307耦接至电感305的一端，并具有第二接地端gnd2。此外，第一接地端 gndl与第二接地端gnd2之间则间隔一^/n的距离，其中^为信号si的波长而n 为小于20的正整数。
在本实施例中，第一电容303的第一端用以接收信号si，而第二端则耦接 第一接地端gndl。电感305的第一端耦接于第一电容303的第一端，而第二端 则输出滤除高频噪声的信号so。第二电容307的第一端耦接电感305的第二端， 而第二端则耦接第二接地端gnd2。
上述在设计n型滤波器100布线时，第一接地端gndl与第二接地端gnd2 之间的间隔距离例如为20 30密耳(mil)，但熟悉此技术者可知，本发明并不 限定此距离，使用者可依据电路设计的需求，将此间隔距离设定为20密耳以上。 如此，除了可将信号si的高频噪声滤除，还能够避免因为噪声窜回信号线，而 使^型滤波器失效的问题。
为了达到上述滤波器布线所能提供的功效，以下再举出一种布线设计方法， 其中在设计滤波器电路时，借由将ii型滤波器中的两组电容分开，而能够有效 避免噪声窜回信号线，而使滤波器正常地执行工作。
图4为依照本发明的一较佳实施例所绘示的布线设计方法流程图。首先， 在步骤S401中，配置一个第一电容于第一芯片。其中，此第一电容的第一端连 接至一信号端，用以接收一信号，而其第二端则耦接第一接地端，用以排除所 接收信号中的高频噪声。
另，在步骤S403中，则配置一个电感于第二芯片，此电感的第一端耦接于 上述第一电容的第一端，而其第二端则耦接至滤波器的输出端，用以输出已滤 除噪声的信号。其中，此电感可以是一个磁珠(Bead)，并不限制其范围。 此外，在步骤S405中，更配置一个第二电容于第二芯片，此第二电容的第一端 耦接于上述电感的第二端，而其第二端则耦接第二接地端，用以排除所接收信 号中的高频噪声。最后，在步骤S407中，则分别将上述的第一芯片及第二芯片配置于滤波器 的滤波电路中。其中，此第一芯片及第二芯片之间可相隔一20 30密耳或30 密耳以上的距离，并不限制其范围。根据上述，由于将第一芯片及第二芯片分 别配置，因此可以将滤波器中第一电容与第二电容的接地端分开，而有效避免 先前技术中接地端过近，而造成噪声窜回信号线的问题。
此外，熟悉本领域通常技术的人员可知，上述步骤S401 S407仅作为本发 明的一实施例，并非用以限定滤波器中各组件的配置顺序，使用者可视其需要， 在不脱离本发明的精神下，配置滤波器的各个组件。
综上所述，本发明提供了一种滤波器布线及一种布线设计方法。而依据上 述的实施例，本发明至少包含下列优点
1. 节省因硬件及电磁干扰，而需对布线线路的修改。
2. 节省电磁干扰除错时间。
3. 使ti型滤波器发挥功能。
权利要求
1、一种滤波器布线，其特征在于，包括一基底板，该基底板上配置包括一第一电容，具有一第一接地端；一电感，耦接至该第一电容的一端；以及一第二电容，耦接至该电感的一端，并具有一第二接地端，其中，该第一接地端与该第二接地端间隔一距离为λ/n，λ为一信号波长而n为小于20的正整数。
2、 如权利要求1所述的滤波器布线，其特征在于，其中该第一电容的第一 端用以接收该信号，而其第二端则耦接该第一接地端。
3、 如权利要求l所述的滤波器布线，其特征在于，其中该电感的第一端耦 接于该第一电容的第一端，而其第二端则用以输出该信号。
4、 如权利要求1所述的滤波器布线，其特征在于，其中该第二电容的第一 端耦接该电感的第二端，而其第二端则耦接该第二接地端。
5、 如权利要求1所述的滤波器布线，其特征在于，其中该电感为一磁珠。
6、 如权利要求1所述的滤波器布线，其特征在于，其中该距离为20 30 密耳。
7、 一种布线设计方法，适用于一滤波器，其特征在于，该设计方法包括下 列步骤配置一第一电容于一第一芯片，该第一电容的第一端用以接收一信号，而 其第二端则耦接一第一接地端；配置一电感于一第二电路，该电感的第一端耦接于该第一电容的第一端， 而其第二端则输出该信号；配置一第二电容于该第二芯片，该第二电容的第一端耦接该电感的第二端， 而其第二端则耦接一第二接地端；以及分别配置该第一芯片及该第二芯片于该 滤波器的滤波电路中。
8、 如权利要求7所述的布线设计方法，其特征在于，其中该电感为一磁珠。
9、 如权利要求7所述的布线设计方法，其特征在于，其中该滤波器为一 ^ 型滤波器。
10、 如权利要求7所述的布线设计方法，其特征在于，其中该第一芯片与 该第二芯片的间隔距离为20 30密耳。
全文摘要
一种滤波器布线，其包括配置有第一电容、电感以及第二电容的基底板。其中，第一电容具有第一接地端，而电感则耦接至第一电容的一端。此外，第二电容耦接至电感的一端，并具有第二接地端。当在设计π型滤波器布线时，将第一接地端与第二接地端间隔一距离为λ/n(λ为信号波长而n为小于20的正整数)。如此，即可避免因π型滤波器接地端距离过近，而造成噪声回窜的问题，达到使π型滤波器正常工作的目的。
文档编号H03H7/01GK101483418SQ20081002571
公开日2009年7月15日 申请日期2008年1月10日 优先权日2008年1月10日
发明者李煌基 申请人:佛山市顺德区顺达电脑厂有限公司