可变增益放大器的制作方法

专利名称：可变增益放大器的制作方法
技术领域：
与本发明一致的设备涉及一种可变增益放大器(VGA),更具体地讲， 涉及一种不管放大增益的变化而具有稳定的输入阻抗匹配和稳定的噪声系数 (NF )的VGA。
背景技术：
通常，VGA在无线通信系统的发送单元中被用作前级(pre - power)放 大器，并且维持发送信号的幅度不变。VGA还在无线通信系统的接收单元中 被用作低噪声放大器(LNA),并当输入信号的幅度较小时在高增益模式下操 作，或者当输入信号的幅度较大时在低增益模式下操作，因此提供了适当的 ;故大增益。
考虑到信噪比(SNR)、频带宽度、低失真因素、线性度、输入/输出匹 配和噪声特性等等设计了这样的VGA。
例如，在接收单元的第一级^f吏用的VGA的噪声系数(NF)对整个接收 单元的NF具有重大的影响。因此，VGA具有稳定的、低的NF是重要的。
图1是传统的VGA的电路图。参照图1,传统的VGA包括包括电感 器L1的输入匹配单元10;共阴共栅放大器(cascode)放大单元20,用于将 输入信号放大并输出放大的信号；输出匹配单元30,包括电感器L2和电容 器C2。共阴共栅放大器放大单元20包括共源极放大单元21和共栅极放大单元
23。共源极;故大单元21包括多个NMOS晶体管Nl至Ni和多个开关SW1 至SWi。共栅极放大单元23是连接到NMOS晶体管Nl至Ni的共漏极的共 阴共栅放大器。
构成共源极放大单元21的NMOS晶体管Nl至Ni的4册极经开关SW1 至SWi分别连接到输入端口 In和第一偏置源极Bias 1。构成共栅极放大单元 23的NMOS晶体管Nj的栅极连接到第二偏置源极Bias 2。在图1中，第一 电容器CI被用作使共栅极放大单元23的NMOS晶体管Nj交流(AC)接地。
共阴共栅放大器放大单元20减少了由晶体管Nl至Ni的栅极和漏极之 间的寄生电容引起的密勒效应，其中，共源极放大单元21和共栅极放大单元 23在共阴共栅放大器结构中被结合到一起。因此，共阴共栅放大器放大单元 20提供了极好的频率特性，从而在高频放大器中被频繁地使用。
在这样传统的VGA中，放大增益根据共源极放大单元21的NMOS晶体 管N1至Ni的选择性的开/关操作而被确定。换句话说，当NMOS晶体管Nl 至Ni具有不同的跨导(gm )值，并且开关SW1至SWi被选一奪性地接通/断开 时，共源极放大单元21的共漏极的感应电流的值根据具有不同跨导值的 NMOS晶体管Nl至Ni中的哪一个被导通而改变。因此，放大增益根据选择 性地接通/断开开关SWI至SWi的哪个而改变。
例如，假设在NMOS晶体管Nl至Ni中第一 NMOS晶体管Nl具有最 大的跨导，并且第i晶体管Ni具有最小的跨导。在这种情况下，如果第一开 关SWI接通并且其余的断开，则传统的VGA在具有最大放大增益的高增益 模式下操作。另一方面，如果仅第i晶体管Ni接通，则传统的VGA在具有 最小放大增益的低增益模式下操作。
然而，在如上所述的传统的VGA中，共源极放大单元21的输入阻抗根 据放大增益而改变。具体地讲，当共源极放大单元21的NMOS晶体管Nl 至Ni选4奪性地导通/截止以改变放大增益时，共源极放大单元21的输入阻抗 改变了。因此，在传统的VGA中，输入阻抗根据放大增益而改变，NF也改 变。
图2A至2D是示出图1的VGA的增益、噪声系数、输入阻抗匹配和输 出阻抗匹配的曲线图。图2A至2D的曲线图显示了在4.7至5.3GHz的频率范围内对0.18 M m CMOS RF MOSFET的才莫拟结果。
参照图2A,图1的VGA在高增益模式下提供了相当好的特性。然而， 如图2B和图2C所示，图1的VGA在低增益模式下提供了很差的噪声系数 和很差的输入阻抗匹配。在5GHz的操作频率下，VGA在低增益模式下具有 大约10dB的噪声系数和大约-2dB的输入阻抗匹配，这些值比高增益模式下 的值要差。
总之，在传统的VGA中，输入信号连接到包括多个晶体管的共源极放 大单元，输入阻抗根据晶体管中的哪一个被导通而改变。因此，随着放大增 益的变化，输入阻抗变得不稳定，并且噪声系数变化很大。

发明内容
本发明提供了一种不管放大增益的变化而具有稳定的噪声系数的可变增 益放大器。
本发明还提供了 一种具有稳定的输入阻抗的可变增益放大器，所述输入 阻抗不会随着放大增益的变化而容易地改变。
根据本发明的一方面，提供了一种可改变放大增益的VGA,所述VGA 包括共源极放大单元，将输入信号放大同时维持输入阻抗不变；可变增益 确定单元，其以共阴共栅放大器的方式连接到共源极放大单元，并且将由共 源极放大单元输出的信号;^丈大。可变增益确定单元包括多个晶体管，所述 晶体管通过连接到所述晶体管的栅极的开关被导通/截止以改变放大增益。
根据本发明的另一方面，提供了一种可改变放大增益的VGA,所述VGA 包括差动共源极放大单元，包括晶体管对，并且用于接收并放大差动信号 同时维持输入阻抗不变；差动可变增益确定单元，其以共阴共栅放大器的方 式连接到差动共源极放大单元，将由差动共源极放大单元输出的信号放大。 差动可变增益确定单元包括多个晶体管，所述晶体管通过连接到所述晶体 管的栅极的开关被导通/截止以改变放大增益。
根据本发明的另一方面，提供了一种可改变放大增益的VGA,所述VGA 包括放大增益控制单元，输出用于控制放大增益的控制信号；电流源单元， 输出电流，所述电流根据控制信号被控制以与放大增益成比例；偏置单元， 供给电压，所述电压根据由电流源单元输出的电流被调整；放大单元，包括 晶体管，该晶体管的放大增益根据偏置单元供给的电压的大小而改变。根据本发明的另一方面，提供了一种可改变放大增益的VGA,所述VGA 包括共阴共栅放大器放大单元，包括连接到输入端口的第一放大单元和以 共阴共栅放大器的方式连接到第一放大单元的第二放大单元；放大增益控制
源单元，输出根据控制信号被控制以与放大增益成比例的电流；和偏置单元， 根据由电流源单元输出的电流来调整将供给第一放大单元的电压。


通过参照附图对本发明的示例性实施例进行的详细描述，本发明的上述 和其他方面将会变得更加清楚，其中 图1是传统的VGA的电i 各图2A至图2D是示出图1的VGA的特性的曲线图3是根据本发明示例性实施例的VGA的电路图4是根据本发明的开关的电路图5是根据本发明另 一示例性实施例的VGA的电路图6A至图6D是示出图3和图5的VGA的特性的曲线图7是根据本发明另 一示例性实施例的VGA的电路图8是根据本发明另 一示例性实施例的VGA的电路图9是根据本发明另 一示例性实施例的VGA的电路图IO是根据本发明另一示例性实施例的VGA的电路图；和
图IIA至图IID是示出图7、 8、 9和IO的特性的曲线图。
具体实施例方式
现在将参照MOSFET晶体管被用作构成可变增益放大器的有源器件的 本发明示例性实施例来描述本发明。然而，本发明的精神不限于MOSFET晶 体管的使用。对于本领域的一个普通技术人员很清楚的是，本发明的精神也 可以通过使用其它的晶体管来实现，例如，BJT、 JFET、 MESEFT等等。
设计根据图3和图5的本发明示例性实施例的VGA,从而共阴共栅放大 器放大单元的第一级可不管放大增益的变化而具有固定的阻抗，并且包括多 个晶体管的可变增益确定单元形成在共阴共栅放大器放大单元的上一级。因数的变化被稳定。
图3是根据本发明示例性实施例的VGA的电路图。参照图3, VGA包 括输入匹配单元100、共阴共栅放大器放大单元200和输出匹配单元300。
输入匹配单元100在节点A的一侧为共阴共栅放大器放大单元200的输 入阻抗提供阻抗匹配。输入匹配单元100包括第一电感器Ll。第一电感器 Ll的一端连接到输入端口 In,其另一端连接到共阴共4册;改大器放大单元200 的输入节点A。不限于图3所示的这样，电容器等还可被连接到第一电感器 Ll。
共阴共栅放大器放大单元200包括共源极放大单元210和可变增益确定 单元220。
共源极放大单元210包括单个NMOS晶体管NM1以防止输入阻抗根据 放大增益的变化而改变。NMOS晶体管NMI的栅极连接到节点A以接收将 被放大的信号。第一偏压Bias 1通过节点A被传输到NMOS晶体管NMI的 栅极，以偏置NMOS晶体管NM1 。
NMOS晶体管NMI的源极接地，其漏极连接到构成可变增益确定单元 220的NMOS晶体管NM2、 NM3.,.和NMi的源极。因此，共源极放大单元 210的NMOS晶体管NMI是以共阴共栅放大器的方式连接到可变增益确定 单元的220的NMOS晶体管NM2、 NM3…和NMi。
可变增益确定单元220包括NMOS晶体管NM2至NMi,它们共同连 接到NMOS晶体管NMI的漏极；多个开关S2、S3…和Si,分别连接到NMOS 晶体管NM2至NMi的^^及。构成可变增益确定单元220的NMOS晶体管和 开关的数量可依赖放大增益级的数量。
开关S2至Si连4妻到第二偏压Bias 2,并且4妻通/断开以控制NMOS晶体 管NM2至NMi的导通/截止操作。NMOS晶体管NM2至NMi具有不同的特 征值，例如，跨导(gj值。在可变增益确定单元220的一级的放大增益根 据晶体管NM2至NMi中哪个被导通而改变。第一电容器CI被用来使AC信 号接地。
图4是开关S2至Si中的每个例子的电路图。参照图4，示例性开关包 括NMOS晶体管NS1和PMOS晶体管PS1。 NMOS晶体管NS1的源极连接 到第二偏压Bias 2，其漏极连接到PMOS晶体管PSl的源极。PMOS晶体管 PSl的漏极接地。由开关控制单元(未显示)输出的开关控制信号输入到NMOS晶体管NS1和PMOS晶体管PS1的4册极。开关控制信号用来根据放 大增益值接通开关SW2至SWi中的一个。NMOS晶体管NS1的漏极和PMOS 晶体管PS1的源才及之间的节点N连接到NMOS晶体管NM2…或者NMi。
图4的开关操作如下。如果开关控制信号是逻辑高电平，则NMOS晶体 管NS1和PMOS晶体管PS1都被导通，并且输入到NMOS晶体管NS1源极 的第二偏压Bias 2通过节点N传输到可变增益确定单元220的NMOS晶体管 NM2…或者NMi的栅极。另一方面，如果开关控制信号是逻辑低电平，则 NMOS晶体管NS1和PMOS晶体管PS1都^皮截止，从而第二偏压Bias 2不 被传输到NMOS晶体管NM2…或者NMi的4册极。
返回参照图3,输出匹配单元300包括第二电感器L2和第二电容器C2， 并且在节点B的一侧给为共阴共栅放大器放大单元200的输出阻抗提供阻抗 匹配。第二电感器L2的一端连接到外部电源VDD,其另一端连接到NMOS 晶体管NM2至NMi的漏极。第二电容器C2的 一端连接到NMOS晶体管NM2 至NMi的漏极，其另一端形成输出端口 OUT。
在图3中的具有这样的结构的VGA的操作中，在输入信号首先在共源 极放大单元210中被放大，然后由构成可变增益确定单元220的NMOS晶体 管NM2至NMi的其中一个其次放大的同时，发生放大增益的变化。换句话 说，不存在通过共源极放大单元210的NMOS晶体管NM1引起的放大增益 的变化，但是放大增益根据NMOS晶体管NM2至NMi中哪一个被导通而改 变，所述NMOS晶体管NM2至NMi由开关S2至Si选才奪性地导通/截止。结 果，整个放大增益改变。
更具体地讲，通过输入端口 In输入的信号通过输入匹配单元100被传输 到共源极放大单元210的NMOS晶体管NMI的栅极。首先由NMOS晶体管 NMI放大的信号被输出为NMOS晶体管NMI的漏电流。放大的信号其次由 可变增益确定单元220的NMOS晶体管NM2至NMi中处于导通状态的一个 放大。由于NMOS晶体管NM2至NMi具有不同的放大增益(即，跨导)， 所以放大增益根据NMOS晶体管NM2至NMi中哪一个被导通而改变。
参照下面的方程详细说明放大增益的变化。首先，共阴共栅放大器放大 单元200的总的跨导Gm利用方程1来计算<formula>formula see original document page 10</formula>
其中，gnU表示NMOS晶体管NM1的跨导，gm2表示在可变增益确定单
元220中导通的NMOS晶体管的跨导，gmb2表示由于人体效应导通的NMOS 晶体管的跨导，r。,表示NMOS晶体管NM1的输出阻抗，r。2表示导通的NMOS 晶体管的输出阻抗，即，表示从可变增益确定单元220的NMOS晶体管中选 择的NMOS晶体管的输出阻抗。如方程1近似得知，共阴共栅放大器放大单 元220的总的跨导Gm依赖NMOS晶体管NM1的跨导gml,通过NMOS晶体 管NM1的跨导gml输入信号被首先放大。
利用方程2来计算关于输入端口 OUT —端的输出阻抗R^:
<formula>formula see original document page 10</formula> (2)
这里，当连接到输出端口 OUT的负载的阻抗是R,。ad时，共阴共栅放大 器放大单元200的》文大增益Av由方程3表示，方程3基于方程1和2:
参照方程3， NMOS晶体管NM1的跨导gm,是固定的，gw和gmb2根据
可变增益确定单元220的NMOS晶体管NM2至NMi中哪一个被导通而改 变。结果，放大增益Av才艮据可变增益确定单元220的NMOS晶体管NM2至 NMi中哪一个被导通而改变。
在图3的VGA中，放大接收到的信号的共阴共栅放大器放大单元200 的第一级由NMOS晶体管NMI构成，从而由于i文大增益的改变导致输入阻 抗的改变可变得有限。
众所周知，多级;^文大器的第一级很大地影响着噪声系数。在图l传统的
单元200的第一级以改变放大增益。因此，共阴共栅放大器放大单元200的 输入阻抗根据共源极;故大单元210的晶体管中哪一个被导通而改变。输入阻 抗的改变对噪声系数具有消极影响。然而，在图3的根据本发明的示例性实 施例的VGA中，首先放大输入信号的共源极放大单元210由单个NMOS晶 体管NMI构成，并且用于确定放大增益的可变增益确定单元220形成在共源 极放大单元210的级的上面一级，从而，共源招j故大单元210和可变增益确定单元220以共阴共栅放大器的结构而彼此结合。因此，可以防止由于放大 增益的改变而导致输入阻抗的改变。
图5是根据本发明另 一示例性实施例的VGA的电路图。除了图5的VGA 被构造为差动放大器之外，图5的VGA的结构和操作与图3的VGA的结构 和才乘作相似。
参照图5, VGA包括输入匹配单元400、差动共阴共栅放大器放大单 元500和输入匹配单元600。
与图3的VGA相似，输入匹配单元400提供与匹配差动共阴共栅放大 器放大单元500的输入阻抗相匹配的阻抗。输入匹配单元400包括第三和第 四电感器L3和L4，它们分别连接到差动输入端口 In +和In _ 。很明显，输 入匹配单元400可还包括电容器等等，而不限于图5所示的这些。
差动共阴共栅放大器放大单元500包括差动共源极放大单元510和差动 可变增益确定单元520。
差动共源极放大单元510包括一对晶体管ND1和ND2，它们的源极接 地，并且它们以差动放大器的结构被布置。ND1和ND2的栅极分别连接到差 动输入端口 In +和In -,并且连接到第 一偏压Bias 1分别接收信号和偏压。
ND1和ND2的漏极以共阴共栅放大器的方式连接到多个晶体管ND3至 NDj的源极，所述多个晶体管ND3至NDj构成差动可变增益确定单元520。
差动可变增益确定单元520包括晶体管ND3至NDj，形成差动对；多 个开关SD3至SDj，分别连接到晶体管NS3至NDj的栅极。放大的差动信号 Vout输出到晶体管ND3至NDj的漏极。
开关SD3至SDj连接到第二偏压Bias 2并选择性地导通/截止差动晶体 管对ND3和ND4至NDi和NDj,以改变差动可变增益确定单元520的放大 增益。更具体地讲，晶体管ND3、 ND4、 ...NDi和NDj是差动对，连接到每 个差动晶体管对的两个开关根据放大增益被同时接通/断开。例如，连接到一 对差动晶体管ND3和ND4的栅极的开关SD3和SD4根据由开关控制单元(未 显示)输出的开关控制信号被同时接通/断开。差动可变增益确定单元520的 放大增益根据差动可变增益确定单元520的差动晶体管对中的哪一对被导通 而改变。第三电容器C3被用作使AC信号接地。
输出匹配单元600包括第五电感器L5和第六电感器L6，但是在一些情 况下还可包括电容器等等。输出匹配单元600提供有与差动共阴共栅放大器放大单元500的输出阻抗相匹配的阻抗。
在图5的VGA中，通过差动输入端口 In +和In -输入的信号通过输入 匹配单元400被传输到差动共源极放大单元510,并且首先由差动共源极放 大单元510放大。放大的信号其次由在差动可变增益确定单元520中的一对 差动晶体管放大，该对差动晶体管由开关SD3至SDj的接通/断开操作选择地 导通。其次放大的信号被输出为差动信号Vout。
与图3的VGA相似，图5的VGA在差动共阴共栅放大器放大单元500 的第一级形成图5的VGA中的一对晶体管ND1和ND2，以用于》文大输入信 号。因此，VGA的输入阻抗的改变随着VGA的放大增益的改变可被减少， 并且噪声系数的改变可被稳定。
图3和图5的VGA可作为单个芯片各自实现。或者，仅有共阴共栅放 大器放大单元200或者500可作为单个芯片实现，剩余的电感器和电容器可 被连接到外部装置。
图6A至图6D分别显示了示出图3和图5的VGA每个的增益、噪声系 数、输入阻抗匹配和输出阻抗匹配的曲线图。图6A至图6D的曲线图显示了 在4.7至5.3GHz的频率范围内对0.18 m m CMOS RF MOSFET的模拟结果。
参照图6B,在5GHz的操作频率时高增益模式下和低增益模式下的噪声 系数之间的差是2.2dB,其小于图2的噪声系数曲线图中的7.9dB。可以看到 图3和图5的VGA即使在低增益模式下也具有稳定的噪声系数，它们的噪声 系数都不高于5dB。
参照图6C的曲线Su,其示出了输入阻抗匹配，在4.7至5.3GHz整个频 率范围内低增益模式下的输入阻抗匹配值不大于-10dB。因此，图3和图5 的VGA提供了良好的输入阻抗匹配。
如图6A所示，放大增益的控制范围是大约13dB,所以该范围是宽的。 如图6D所示，输出阻抗匹配值不大于-8dB,所以图3和图5的VGA提供 了良好的输出阻抗匹配。
如上所述，由于放大增益的改变和使噪声系数稳定，所以图3和图5的
VGA可减少4ir入阻抗的改变。
图7、 8、 9和IO显示了 VGA的示例性实施例，其中，通过控制由电流 源输出的电流调节施加到放大单元的电压，来控制放大单元的放大增益。
图7是根据本发明另一示例性实施例的VGA的电路图。参照图7， VGA包括放大增益控制单元1000、电流源单元1010、偏置单元1100和放大单 元1200。
放大增益控制单元IOOO输出放大增益控制信号。
电流源单元1010从放大增益控制单元1000接收放大增益控制信号，并 且输出依赖放大增益的放大增益控制电流ic。数字模拟转换器(DAC)可被 用作电流源单元1010。在这种情况下，由力文大增益控制单元IOOO输出的方文 大增益控制信号是数字信号，并且该数字增益放大控制信号由电流源单元 1010转换为放大增益控制电流ic。
偏置单元1100包括在供给电压VDD和接地电压GND之间串连的第一 和第二划分电阻器(division resistor) Rl和R2。第一划分电阻器R1连接在 供给电压VDD和电流源单元1010之间，第二划分电阻器R2连接在电流源 单元1010和接地电压GND之间。在第一和第二划分电阻器Rl和R2之间的 节点1111连接到放大单元1200。在稍后将描述，施加到节点1111的电压被 用作用于确定放大单元1200的放大增益的控制电压。节点llll具有电压Vl 和电压V2的总和的电压VI + V2，电压V1由第一和第二划分电阻器Rl和 R2将供给电压VDD划分，电压V2由电流源单元1010输出的并流过第二划 分电阻器R2的放大增益控制电流ie提供。
具体地讲，由第一和第二划分电阻器Rl和R2将供给电压VDD划分， 从而(R2/(R1+R2》x VDD大小的电压VI施加到节点1111。由电流源单元 1010输出的》文大增益控制电流ic通过连接到接地电压GND的第二划分电阻 器R2，从而icxR2的电压V2施加到节点1111。因此，节点1111具有 {(R2/(R1+R2)) x VDD + (ic x R2)}大小的电压Vl+V2。
放大单元1200包括NMOS晶体管N10,该NMOS晶体管N10通过栅极 接收信号并》文大该信号。NMOS晶体管N10的4册纟及连4^到节点1111和输入 端口 In。如图7所示，还可包括连接在NMOS晶体管N10和节点1111之间 的电感器L10、连接在节点llll和输入端口 In之间的电容器C10等等以实 现输^v阻抗匹配。
如图7所示，NMOS晶体管N10是具有通过其接收信号的栅极和接地的 源极的共源极放大器。由NMOS晶体管N10放大的信号通过NMOS晶体管 N10的漏才及输出。用于输出阻抗匹配的电感器Lll和电容器Cll可连接到 NMOS晶体管N10的漏极。在图7的VGA的操作中，放大增益控制单元1000将放大增益控制信号 输出到电流源单元1010,以确定将由电流源单元1010输出的放大增益控制 电流ic的大小。
电流源单元1010输出根据放大增益控制信号被控制以与放大增益成比 例的放大增益控制电流ic。例如，如果放大增益控制信号是用于增加放大增 益，则电流源单元1010增加放大增益控制电流ic的大小并输出所得电流。如 果放大增益控制信号是用于减少放大增益，则电流源单元1010减少放大增益 控制电流ic的大小并输出所得电流。
由电流源单元1010输出的放大增益控制电流ic流过第二划分电阻器R2 ， 从而ie x R2的电压V2被施加到节点1111。供给电压VDD根据第一和第二 划分电阻器Rl和R2的电阻的比例被划分，从而{R2/(R1+R2)} x VDD的电 压VI也被施加到节点1111。结果，基于放大增益控制电流i。和划分的供给 电压而计算的{(R2/(R1+R2)) x VDD + (ic x R2)}大小的电压Vl+V2被施加到 节点1111。
放大单元1200的NMOS晶体管N10的放大增益Av因为下列原因依赖施 加到节点1111的电压Vl+V2。
NMOS晶体管N10的跨导gml由方程4表示
— 『
由于电子迁移率jin、平行板电容器每单位面积的电容C。x、信道区域的
宽度W、信道区域的长度L和阈值电压Vn是由用于制造NMOS晶体管N10 的处理技术而确定的常量，所以NMOS晶体管N10的跨导gw依赖施加到 NMOS晶体管N10的栅极和源极之间的电压Vgs。众所周知，放大单元1200 的NMOS晶体管N10的》文大增益Av是跨导gml和输出阻抗Rout的乘积，即， (gmixRout)。因此，当NMOS晶体管N10的栅极电压Vgs改变时，NMOS晶 体管N10的跨导gml改变，并且NMOS晶体管N10的》欠大增益Av也改变。
因此，图7的VGA改变了将由电流源单元1010输出的放大增益控制电 流ic的大小，以调整NMOS晶体管N10的4册才及电压，由此改变了 NMOS晶 体管N10的放大增益。此外，在图7的VGA中，在NMOS晶体管N10的栅 极一端的输入阻抗即使当放大增益改变时也不会改变，从而可获得稳定的输 入阻:坑匹配。图8是根据本发明另一示例性实施例的VGA的电路图。除了图8中的 VGA采用差动放大器的结构，图8的VGA类似于图7的VGA,该差动放大 器将通过输入端口 In +和In -而输入的差动信号放大。
具体地讲，图8的VGA包括放大增益控制单元2000、电流源单元2010、 偏置单元2100和差动放大单元2200。
与图7的VGA相似，图8的电流源单元2010输出放大增益控制电流ic, 该放大增益控制电流的值根据从放大增益控制单元2000接收的放大增益控 制信号被控制，以与放大增益成比例。
{R2/(R1+R2)} x VDD大小的电压VI和ic x R2大小的电压V2邱皮施加到 第一和第二划分电阻器Rl和R2之间的节点2111,所述(R2/(R1+R2" x VDD 大小的电压VI通过利用偏置单元2100的第一和第二划分电阻器Rl和R2将 供给电压VDD划分而获得，所述ic x R2大小的电压V2通过流过第二划分电 阻器R2的放大增益控制电流ie而获得。
差动放大单元2200包括一对差动NMOS晶体管N20和N21。 NMOS晶 体管N20和N21的栅极分别连接到差动输入端口 In +和In-，并连接到节点 2111,它们的源才及4妻地。
如图8所示，用于输入阻抗匹配的电感器L20和L21还可包括在NMOS 晶体管N20和N21的栅极与节点2111之间。此外，用于输入阻抗匹配的电 容器C20和C21还可分别包括在节点2111和差动输入端口 In +之间以及节 点2111和差动输入端口 In -之间。
由差动方文大单元2200》文大的信号通过NMOS晶体管N20和N21的漏极 作为差动信号Vout被输出。用于输出阻抗匹配的电感器L22和L23以及电容 器C22和C23还可连接到NMOS晶体管N20和N21的漏极。
图8的VGA操作类似于图7的VGA。换句话说，施加到节点2111的电 压，即，差动放大单元2200的NMOS晶体管N20和N21的栅极电压根据由 电流源单元2010输出的放大增益控制电流ic的大小而改变。因此，差动放大 单元2200的跨导的改变，导致了差动放大单元2200的放大增益的改变。
因此，在图8的VGA中，差动放大单元2200的放大增益随着施加到 NMOS晶体管N20和N21的栅极电压的改变而改变，而NMOS晶体管N20 和N21的输入阻抗是稳定的。
图9是根据本发明另一示例性实施例的VGA的电路图。除了共阴共栅放大器放大单元3200代替差动放大单元2200被使用之外，图9的VGA类似 于图8的VGA。由于共阴共栅放大器放大单元3200可提高输入端口和输出 端口之间的绝纟彖性，所以可以防止由于输入端口和输出端口之间干扰产生的噪声。
具体地讲，图9的VGA包括^:大增益控制单元3000、电流源单元3010、 偏置单元3100和共阴共栅放大器放大单元3200。
与图7和图8的VGA相似，电流源单元3010输出;^文大增益控制电流ic， 该放大增益控制电流根据从放大增益控制单元3000接收的放大增益控制信 号被控制，以与放大增益成比例。
偏置单元3100包括第一划分电阻器R1、第二划分电阻器R2和第三 划分电阻器R3,它们串连在供给电压VDD和接地电压GND之间。
共阴共栅放大器放大单元3200包括第一放大单元3210和第二放大单 元3220,它们以共阴共栅放大器的方式彼此连接。更具体地讲，在偏置单元 3100的第二和第三划分电阻器R2和R3之间的节点3111连接到NMOS晶体 管N30的栅极，NMOS晶体管N30构成第一放大单元3210。在偏置单元3100 的第 一和第二划分电阻器Rl和R2之间的节点3112连接到NMOS晶体管N31 的栅极，NMOS晶体管N31构成第二》文大单元3220。对于本领域的普通技术 人员很明显的是，偏置单元3100的第一划分电阻器R1、第二划分电阻器R2 和第三划分电阻器R3可由负载部件代替，并且构成偏置单元3100的划分电 阻器的数量可以改变。
第一方文大单元3210的NMOS晶体管N30的4册才及连接到输入端口 In,其 源极接地。NMOS晶体管N30的漏极连接到第二放大单元3220的NMOS晶 体管N31的源极以形成共阴共栅放大器结构。由NMOS晶体管N31放大的 信号通过NMOS晶体管N31的漏极输出。
在图9中，连接在NMOS晶体管N30的栅才及和节点3111之间的电感器 L30以及连4娄在节点3111和输入端口 In之间的电容器C3(M皮用于实现输入 阻抗匹配。连接在节点3112和接地电压GND之间的电容器C31被用作使 NMOS晶体管N31的AC接地。连接到NMOS晶体管N31漏极的电感器L31 和电容器C32被用于实现输出阻抗匹配。
在图9的具有这样结构的VGA的操作中，放大增益控制单元3000和电 流源单元3010以与图7和图8的VGA相同的方式操作。换句话说，放大增益控制单元3000将放大增益控制信号输出到电流源单元3010,以控制将由 电流源单元3010输出的放大增益控制电流ic的大小。
电流源单元3010输出放大增益控制电流ic,该放大增益控制电流根据放 大增益控制信号的控制而被控制，以与放大增益成比例。
由电流源单元3(H0输出的放大增益控制电流ic流过第三划分电阻器R3。 因此，iexR3大小的电压V2被施加到节点3111。供给电压VDD根据第一划 分电阻器Rl、第二划分电阻器R2和第三划分电阻器R3的电阻的比率被划 分，从而(R3/(R1+R2+R3》x VDD大小的电压VI被施加到节点3111。因此， ((R3/(R1+R2+R3)) x VDD + (ic x R3"大小的电压Vl+V2被施加到节点3111, 该电压由放大增益控制电流ic和划分的供给电压VDD计算得到。
供给电压VDD由第一划分电阻器Rl、第二划分电阻器R2和第三划分 电阻器R3划分，所以((R2+R3)/(R1+R2+R3》x VDD大小的电压被施加到节 点3112,连接到节点3112的NMOS晶体管N31被偏置。
通过输入端口 In输入的信号被共阴共栅放大器放大单元3200的NMOS 晶体管3210和3220放大。共阴共栅放大器放大单元3200的放大增益与第一 放大单元3210的NMOS晶体管N30的栅极电压，即施加到节点3111的电压 成比例地被确定。现在将描述为什么共阴共栅放大器放大单元3200的放大增 益根据节点3111的电压改变的原因。
假设第一放大单元3210的NMOS晶体管N30的跨导是gml, NMOS晶 体管N30的输出阻抗是r。,，第二放大单元3220的NMOS晶体管N31的跨导 是gm2， NMOS晶体管N31的输出阻抗是r。2，由于人体效应导致的NMOS晶 体管N31的跨导是gmb2，则共阴共栅放大器放大单元3200的跨导Gm表示为 方程5:
(jr附--1
W ro2+rol[l+(gw2+"2)ro2] w …("
参照方程5，共阴共栅放大器放大单元3200的跨导Gm,依赖于第一放 大单元3210的NMOS晶体管N30的跨导是gml，输入信号最初被传输到该 NMOS晶体管N30。
在输出端口 OUT —侧的共阴共栅放大器放大单元3200的输出阻抗 表示为方禾呈6:共阴共栅放大器放大单元3200的放大增益Av表示为方程7，其以方程5 和6为基础
参照方程7， rQl、 r02、 gm2和gmb2的值是固定的，所以共阴共栅放大器
放大单元3200的放大增益AJ衣赖NMOS晶体管N30的跨导gml。如方程4 所示，NMOS晶体管N30的跨导gml根据NMOS晶体管N30的栅极和源极之
间的电压Vgs而改变。
因此，通过控制将由电流源单元3010输出的放大增益控制电流ic的大小 来调节第一放大单元3210的NMOS晶体管N30的电压，图9的VGA可改 变放大增益。
此外，由于不管放大增益的改变，共阴共栅放大器放大单元3200的输入 阻抗是固定的，所以即使当放大增益改变时噪声系数也可以是稳定的。
图10是根据本发明另一示例性实施例的VGA的电路图。除了差动共阴 共栅放大器放大单元4200代替共阴共栅放大器放大单元3200而被包括之外， 图10的VGA类似于图9的VGA,该差动共阴共栅;故大器放大单元4200包 括差动晶体管对N40和N41以及N42和N43。
图10的VGA包括放大增益控制单元4000、电流源单元4010、偏置 单元4100和差动共阴共栅放大器放大单元4200。
与图7、图8和图9相似，电流源单元4010输出放大增益控制电流ic, 该放大增益控制电流根据从放大增益控制单元4000接收放大增益控制信号 而被控制，以与放大增益成比例。
供给电压VDD被划分成的KR2+R3)/(R1+R2+R3" x VDD大小的电压被 施加到偏置单元4100的第一划分电阻器Rl和第二划分电阻器R2之间的节 点4112。从放大增益控制电流ie和划分的供给电压VDD荻得的 ((R3/(R1+R2+R3)) x VDD + (ic x R3))大小的电压被施加到第二划分电阻器 R2和第三划分电阻器R3之间的节点4111。
差动共阴共栅放大器放大单元4200包括第一差动》丈大单元4210和第 二差动放大单元4220。第一差动放大单元4210包括共源极差动NMOS晶 体管对N40和N41，它们的源极接地。NMOS晶体管N40和N41的栅极分别连接到差动输入端口 In +和In -，并连接到节点4111 。
第二差动放大单元4220包括 一对差动NMOS晶体管N42和N43，以 共阴共栅放大器的方式连接到第一差动放大单元4210。具体地讲，NMOS晶 体管N42的源极连接到NMOS晶体管N40的漏极，NMOS晶体管N43的源 极连接到NMOS晶体管N41的漏极，因此形成了具有共阴共栅放大器结构的 差动放大器。
第二差动放大单元4220的NMOS晶体管N42和N43的片册才及连接到节点 4112。差动信号Vout通过NMOS晶体管N42和N43的漏极输出。
电感器L40和L41以及电容器C40和C41被用于实现输入阻抗匹配，电 感器L40和L41连接在第一差动放大单元4210的NMOS晶体管N40和N41 的对册极与节点4111之间，电容器C40和C41连接在节点4111与差动输入端 口 In+和In-之间。
连接在第二差动放大单元4220的NMOS晶体管N42和N43的栅极与接 地电压GND之间的电容器C42和C43 -故包括以使NMOS晶体管N42和N43 的AC接地。连接到NMOS晶体管N42和N43漏极的电感器L42和L43以 及电容器C42和C43 ^^用于实现输出阻抗匹配。
因此，通过控制将要由电流源单元4010输出的放大增益控制电流ic的大 小来调节第一差动放大单元4210的NMOS晶体管N40和N41的栅极电压， 图10的具有这样结构的VGA可改变放大增益。此外，由于不管放大增益的 改变，差动共阴共栅放大器放大单元4200的输入阻抗是固定的，所以即使当 放大增益改变时噪声系数也是稳定的。
图IIA至图IID显示了示出图7、 8、 9和10的VGA每个的增益、噪声 系数、输入阻抗匹配和输出阻抗匹配的曲线图。图IIA和图IID的曲线图显 示了在5至6GHz的频率范围内对0.18 ju m CMOS RF MOSFET的模拟结果。
参照图IIB，在5GHz操作频率时高增益模式下和低增益模式下的噪声 系数之间的差是3.3dB,其是图2的噪声系数曲线图中的7.9 dB的40%。
参照图IIC和11D的曲线Sn和S22,它们示出了输入阻抗匹配和输出阻
抗匹配，在5.5GHz的操作频率，输入阻抗匹配和输出阻抗匹配的值分别不大 于-15dB和-14dB。因此，图7、 8、 9和10的VGA提供了良好的输入和 输出阻抗匹配。
如上所述，图7、 8、 9和10的VGA可通过调节电压来控制放大增益，所属电压从由电流源单元输出的电流获得并且施加到放大单元1200、 2200、 3200和4200。因此，依赖放大增益的改变的噪声系数的改变是小的，并且输 出阻抗匹配被稳定。
在根据本发明的VGA中，可防止依赖放大增益的改变的输入阻抗的改 变，从而可改善噪声系数。
此外，即使当》文大增益改变时输入和输出阻抗匹配也可被稳定。
而且，利用由电流源单元供给的电流的放大增益的控制使放大增益的范 围变宽，并且使放大增益被细微地调整。
虽然已经参照本发明的示例性实施例具体说明和描述了本发明，但是本 领域的普通技术人员应该理解，在不脱离权利要求限定的本发明的精神和范 围的情况下，可对其进行形式和细节上的各种改变。
权利要求
1、一种可改变放大增益的可变增益放大器，所述可变增益放大器包括放大增益控制单元，输出用于控制放大增益的控制信号；电流源单元，输出电流，所述电流根据所述控制信号被控制以与放大增益成比例；偏置单元，供给电压，所述电压根据由电流源单元输出的电流被调整；放大单元，包括具有根据由偏置单元供给的电压而改变的放大增益的晶体管。
2、 如权利要求1所述的可变增益放大器，其中，偏置单元包括 第 一划分电阻器，连接在供给电压和电流源单元之间；第二划分电阻器，连接在电流源单元和接地电压之间。
3、 如权利要求2所述的可变增益放大器，其中，由电流源单元输出的电 流流过第二划分电阻器，从而第一和第二划分电阻器之间的节点的电压改变。
4、 如权利要求1所述的可变增益放大器，其中，放大单元的晶体管是 NMOS晶体管，所述NMOS晶体管的源极接地，4册极连接到偏置单元和输入 端口，从而放大增益根据由偏置单元供给的电压改变。
5、 如权利要求1所述的可变增益放大器，其中，由放大增益控制单元输 出的控制信号是数字信号。
6、 如权利要求5所述的可变增益放大器，其中，电流源单元包括将数字 信号转换为模拟电流信号的数字模拟转换器。
7、 如权利要求1所述的可变增益放大器，还包括用于输入或者输出阻抗 匹配的电感器和电容器中的至少一个。
8、 如权利要求1所述的可变增益放大器，其中，放大单元的晶体管包括 差动晶体管对。
9、 如权利要求8所述的可变增益放大器，其中，差动晶体管对包括NMOS 晶体管，所述NMOS晶体管的源极接地，4册极连接到偏置单元和差动输入端 口，从而放大增益根据由偏置单元供给的电压而改变。
10、 一种可改变放大增益的可变增益放大器，所述可变增益放大器包括 共阴共栅放大器放大单元，包括连接到输入端口的第 一放大单元和以共阴共栅放大器的方式连接到第 一放大单元的第二放大单元；放大增益控制单元，输出用于控制共阴共栅放大器放大单元的放大增益 的控制信号；电流源单元，输出根据所述控制信号被控制以与放大增益成比例的电流； 偏置单元，根据由电流源单元输出的电流来调整将提供给第 一放大单元 的电压。
11、 如权利要求IO所述的可变增益放大器，其中，第一放大单元包括第 一 NMOS晶体管，所述第一 NMOS晶体管的栅极连接到输入端口和偏置单 元，源极接地；第二放大单元包括第二 NMOS晶体管，所述第二NMOS晶体管的源极 连接到第一放大单元的NMOS晶体管的漏极，栅极连接到偏置单元，漏极连 接到供给电压。
12、 如权利要求IO所述的可变增益放大器，其中，偏置单元通过利用在 供给电压和接地电压之间连接的至少三个划分电阻器将电源划分，来偏置第 一和第二放大单元。
13、 如权利要求12所述的可变增益放大器，其中，由电流源单元输出的 电流流过连接到第一放大单元的划分电阻器，将被供给到第一放大单元的电 压根据流过该划分电阻器的电流被调整，以控制第一放大单元的放大增益。
14、 如权利要求IO所述的可变增益放大器，其中，由放大增益控制单元 输出的控制信号是数字信号。
15、 如权利要求14所述的可变增益放大器，其中，电流源单元包括将数 字信号转换为模拟电流信号的数字模拟转换器。
16、 如权利要求10所述的可变增益放大器，还包括用于输入或者输出阻 抗匹配的电感器和电容器中的至少一个。
17、 如权利要求IO所述的可变增益放大器，其中，第一和第二放大单元 每个包括差动晶体管对。
18、 如权利要求17所述的可变增益放大器，其中，第一放大单元的差动 晶体管对包括NMOS晶体管，所述NMOS晶体管的栅极连接到偏置单元和 差动输入端口，源极接地，以具有共源极差动放大器的结构。
19、 如权利要求18所述的可变增益放大器，其中，第二放大单元的差动 晶体管对包括NMOS晶体管，所述NMOS晶体管的栅极连接到偏置单元， 源极连接到第一放大单元的NMOS晶体管的漏极。
全文摘要
本发明提供了一种不管放大增益的改变都具有稳定的输入阻抗匹配和稳定的噪声系数的可变增益放大器(VGA)。在VGA的实施例中，共阴共栅放大器放大单元的第一级不管放大增益的改变而具有固定的阻抗，包括多个晶体管的可变增益确定单元在共阴共栅放大器放大单元中的上一级形成。因此，由于放大增益的变化导致的共阴共栅放大器放大单元的输入阻抗的变化被最小化。在VGA的另一实施例中，通过控制由电流源输入的电流调整施加到放大单元的电压，来控制放大单元的放大增益，并且可获得稳定的输入阻抗匹配和稳定的噪声系数。
文档编号H03G3/00GK101425786SQ20081018236
公开日2009年5月6日 申请日期2005年9月16日 优先权日2004年11月11日
发明者姜贤求, 李政浩, 柳载永, 金大渊 申请人:三星电子株式会社