专利名称：：用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法
技术领域：
：本发明涉及分频器
技术领域：
，是一种用于提高脉冲吞咽式分频器稳定性的脉冲展宽器及方法，以及使用分频器的锁相环。
背景技术：
：按照电气和电子工程师协会(IEEE)802.16d协议规定，WiMAX的一个目标频段为3.5GHz附近频率段，信道带宽可以为3.5MHz、5MHz、7MHz、10MHz、14MHz和20MHz等。该协议能够满足小区级的无线宽带通信要求，是3G通信的代表协议之一。由于目前各个国家对3.5GHz频率段的划分和使用不明确且不一致，一种选择是从3100MHz到3500MHz的频率段，并且将信道的带宽设定为20MHz。因此，需要设计出能够覆盖从3100MHz到3500MHz的锁相环(PhaseLockedLoop，PLL)，并且频道带宽为20MHz。由于信道频率和信道带宽正好为20MHz的整数倍，因此所设计的锁相环采用了整数型结构，为降低分频器的设计难度，可将参考频率取5MHz，并利用第一2倍分频器、第二2倍分频器以及可编程的脉冲吞咽式N倍分频器来组成完整的分频器结构。这样，可编程的脉冲吞咽式N倍分频器只需工作在1/4倍的信道频率处，大大降低了其设计难度，并降低了功耗。由于在无线收发机系统中，本征信号的频率精度会直接影响到信道通信的质量，因此必须设计出具有极高频率精度的PLL。当脉冲吞咽式分频器进行置数时，两组控制字必须在同样的置数时间内分别写入到可编程主计数器和可编程吞咽计数器中，置数过程才能成功。在传统的脉冲吞咽式分频器中，一般是直接将可编程主计数器的输出端直接反馈到置数使能端(即LOAD端)，这种结构在参考文献(ShigekiObote等的《Anovel(N+l/2)pulseswallowprogrammabledividerfortheprescalerPLLfrequencysynthesizer》，AnalogIntegratedCircuitsandsignalprocessing,vol.21,no.2,pp.117-126,Nov.1999.)中被描述过。对于传统的脉冲吞咽式分频器而言，在可编程主计数器的置数完成的瞬间，置数过程即告结束。换句话说，置数时间完全由可编程主计数器的置数过程所决定。对于可编程吞咽计数器而言，置数时间的长度完全是未知的，它的置数过程存在失败的可能(在下面的内容中会进一步解释)，因此有必要采取措施提高稳定性来保证PLL工作在正确的频率。
发明内容本发明的目的是公开一种用于增强脉冲吞咽式分频器稳定性的脉冲展宽器及方法，该脉冲展宽器及方法可以消除传统脉冲吞咽式分频器中可能存在的置数失败风险。为达到上述目的，本发明的技术解决方案是一种用于脉冲吞咽式分频器稳定性的脉冲展宽器，其包括D触发器和延迟单元，延迟单元包括偶数个反相器，偶数个反相器相互串联；现有的脉冲吞咽式分频器的反相器出口端与D触发器输入端电连接，D触发器的Q输出端与现有的脉冲吞咽式分频器的可编程主计数器和可编程吞咽计数器的LOAD使能信3号端电连接；D触发器的β输出端与延迟单元输入端电连接，延迟单元输出端与D触发器的清零输入端电连接。所述的脉冲展宽器，其所述偶数个反相器的数目，由脉冲吞咽式分频器的最小置数时间确定，串联的偶数个反相器产生的时间延迟量>脉冲吞咽式分频器的最小置数时间。一种所述的脉冲展宽器的脉冲展宽方法，其包括步骤a)在信号上升沿到达D触发器的IN输入端瞬间，D触发器被触发，并在Q输出端输出高电平同时在&输出端输出低电平；b)ρ输出端的低电平信号，经过串联的偶数个反相器产生时间延迟后，到达清零输入端；c)到达清零输入端的瞬间，D触发器立即清零，即Q输出端从高电平跳变回低电平，使脉冲吞咽计数器置数。所述的脉冲展宽方法，其所述在b)步中，串联的偶数个反相器产生的时间延迟量>脉冲吞咽式分频器的最小置数时间，使每个分频周期都计数正确。本发明的用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法，在现有的脉冲吞咽式分频器中，用于将“置数”信号的脉冲宽度展宽到合理值，确保了可编程的脉冲吞咽式分频器“置数”过程的正确完成。图1是基于脉冲吞咽式分频器的锁相环系统；图2是基于可编程主计数器和可编程吞咽计数器的传统脉冲吞咽式分频器；图3是基于脉冲展宽器、可编程主计数器以及可编程吞咽计数器的脉冲吞咽式分频器；图4是3-bit的可编程吞咽计数器33；图5是5-bit的可编程主计数器32；图6是可编程吞咽计数器33中用来产生最低位‘Q0’的T触发器330；图7是可编程吞咽计数器和可编程主计数器的工作原理；其中图7(a)是吞咽计数器33的“输出(OUT)”和“置数(LOAD)”波形，此时有S=4Xb[2]+2Xb[l]+b；图7(b)主计数器32的“输出(OUT)”和“置数(LOAD)”波形，此时有M=16XB[4]+8ΧΒ[3]+4ΧΒ[2]+2ΧΒ[1]+Β；图8是本发明实施脉冲展宽方法的脉冲展宽器结构；其中图8(a)是脉冲展宽器的电路结构图；图8(b)是脉冲展宽器的波形示意图；图9是吞咽计数器在脉冲展宽方法采用后以及采用前的工作状态波形，其中图9(a)吞咽计数器33的波形，此时b[2:0]=110，从‘110’到‘000’的减法计数过程正确；图9(b)吞咽计数器23的波形，此时b[2:0]=110，QO出现了从‘0’到‘1’的异常跳变，致使置数过程失败；图10是测量得到的不同频道所对应的频率相对偏差量。具体实施例方式图1为基于脉冲吞咽式分频器的锁相环系统，该锁相环由鉴频鉴相器11、电荷泵12、环路滤波器13、电压控制振荡器14、第一2倍分频器15、第二2倍分频器16，以及脉冲吞咽式的N倍分频器17构成。例如，参考时钟fKEF为5MHz，当锁相环锁定时，电压控制振荡器14的输出信号频率为2X2XNX5MHZ。如果要产生覆盖频率范围为3100MHz3500MHz的信号，则要求N倍分频器17的分频比N覆盖155175的范围。图2为基于可编程主计数器32和可编程吞咽计数器33的传统脉冲吞咽式分频器，图3为基于脉冲展宽器36、可编程主计数器32以及可编程吞咽计数器33的改进型脉冲吞咽式分频器，两图中的唯一区别在于后者应用了我们提出的脉冲展宽方法，而所述脉冲展宽方法是通过脉冲展宽器36来实现的。双模分频器31的分频比由模数控制信号MC决定，当MC=1时分频比(P+1)为9，当MC=0时分频比P为8。可编程主计数器32的被置数为5-bit的B[40]，其对应分频比M=16XB[4]+8XB[3]+4XB[2]+2XB[1]+B。可编程吞咽计数器33的被置数为3-bit的b[20]，其对应分频比S=4Xb[2]+2Xb[1]+b，并且M>S。脉冲吞咽式分频器的工作原理如下(1)在每个分频周期的开始时刻(即使能信号LOAD从‘0’跳变为‘1’瞬间)，B[4:0]和b[2:0]分别被置数到主计数器32和吞咽计数器33中，当置数过程完成之后，主计数器32的输出端从‘0’跳变回‘1’(即使能信号LOAD从‘1’跳变回‘0’)，与此同时，吞咽计数器33的输出端也从‘0’跳变回‘1’；(2)双模分频器31的模数控制信号MC=1，经过9XS个时钟周期后吞咽计数器33的输出端OUT信号从‘1’跳变为’0’，这样与门35的输出端就会保持在低电平‘0’，则吞咽计数器33对双模分频器31的输出信号停止计数；(3)主计数器32继续计数，只是此时的模数控制字MC=0，又经过8X(M-S)个时钟周期后，主计数器32输出端OUT从‘1’跳变回‘0’(即使能信号LOAD从‘0’跳变回‘1’)，一个完整的分频周期就此结束。这样，在一个完整的分频周期中，总共有9XS+8X(M-S)=8XM+S个时钟周期被计数。如表1所示，不同B[4:0]和b[2:0]的组合对应了不同的分频比表1<table>tableseeoriginaldocumentpage5</column></row><table><table>tableseeoriginaldocumentpage6</column></row><table>图6为可编程吞咽计数器中用来产生最低位‘Q0’的T触发器330，实际上，见图3、图4、图5所示，可编程主计数器32和可编程吞咽计数器33中的所有T触发器331、332、3200、3201、3202、3203、3204都与T触发器330完全一致。T触发器330具有两个信号环路(1)由第一开关3301、第二反相器3306、第二开关3302以及第三反相器3307组成了第一环路Loopl；(2)由第三开关3303、第四反向器3308以及第五反相器3309组成了第二环路Loop2。当吞咽计数器33被置数时(即T触发器330的输入端LOAD为高电平‘1’时)，b经过反相器333后到了T触发器330的户输入端，再经过第二开关3302，然后沿着如下两条信号通道同时传播(1)在第二环路Loop2中，经过第三开关3303和第四反相器3308到了T触发器330的Q输出端，并在Q输出端输出了b；(2)在第一环路Loopl中，经过第三反相器3307和第一开关3301到了第二反相器3306的输出端。显然，从传播的延时来看，所述的两条信号通道的延时是不相同的。当吞咽计数器33的置数过程结束瞬间(即T触发器330的输入端LOAD从高电平‘1’跳变为低电平‘0’时)，第二开关3302的输入路径立刻从>输入端切换到第二反相器3306的输出端，此时的第二反相器3306的输出端的电平状态将直接决定置数过程的成败。如果置数过程是成功的，那么第二反相器3306的输出端电平应该为轩可；如果置数过程过于短暂(即置数过程结束时第二反相器3306的输出端尚未建立到P]，那么T触发器330将工作在错误状态，体现为吞咽计数器33的置数过程失败。由数字电路的理论知道，信号经过第二开关3302、第三反相器3307、第一开关3301以及第二反相器3306的延迟时间决定了置数过程所需时间的最小量，我们称之为Tlradl(最小置数时间1)。只有当置数时间充分时(即可编程吞咽计数器33的LOAD输入端脉冲宽度>τlMdl时)，可编程吞咽计数器33的置数过程才算成功。同样的道理，可编程主计数器32也有类似最小置数时间的要求，我们称之为τload2(最小置数时间2)。图7为可编程吞咽计数器33和可编程主计数器32在置数过程正确时的波形。其中，图7(a)为吞咽计数器33的“输出(OUT)”和“置数(LOAD)”波形，此时有S=4Xb[2]+2Xb[l]+b；图7(b)为主计数器32的“输出(OUT)”和“置数(LOAD)”波形，此时有M=16XB[4]+8XB[3]+4XB[2]+2XB[1]+B。对于可编程吞咽计数器33来说，当使能信号LOAD的脉冲宽度为τloadl时，在被置数b[2:0]被读入瞬间，此时的输出电平OUT被立刻钳位在‘1’，经过连续S(即4*b[2]+2术b[1]+b)个时钟周期后，输出电平OUT立刻跳变为‘0’并保持1个时钟周期；若使能信号LOAD—直为‘0’或者使能信号LOAD的脉冲宽度<、。.时，被置数！^〗:。]将无法被可编程吞咽计数器33正确读入，此时的可编程计数器33将在连续输出7个时钟周期的‘1’后，输出1个时钟周期的‘0’。同样，可编程主计数器32也具有类似的情况，只不过可编程主计数器32在置数失败后将连续输出31个时钟周期的高电平‘1’。回到图2所示的传统脉冲吞咽式分频器，可编程主计数器32的输出端OUT信号经过反相器34后，被同时送到可编程主计数器32和可编程吞咽计数器33的LOAD使能信号端。当可编程主计数器32计数过程完成的瞬间，输出端OUT从‘1’跳变为‘0’则LOAD使能信号端从‘0’跳变为‘1’，标志着置数过程就从这一时刻开始了；当可编程主计数器32置数过程完成的瞬间，输出端OUT从‘0，跳变为‘1，则LOAD使能信号端从‘1，跳变为‘0，，标志着置数过程就从这一时刻结束了。显然，置数过程的时间长度完全取决于可编程主计数器32，而与可编程吞咽计数器33无关，只有当τloadl^τload2才可以确保可编程吞咽计数器33可以正确完成置数过程。为了避免h。adl>h。ad2这种坏情况的出现，本发明提出了一种脉冲展宽器及方法，即利用脉冲展宽器36来检测输入信号的上升沿，并以此产生一个脉冲信号，且该脉冲宽度可完全按照系统要求来设定。具体如图8所示，所述的脉冲展宽器36由D触发器361和延迟单元362组成。延迟单元362由偶数个串联反相器组成，这些串联反相器总共可以产生的时间延迟量为τdelay，我们可以调整串联反相器的数目来调整时间延迟量Tdelay的大小。工作原理如下在信号上升沿到达IN输入端的瞬间，D触发器361被触发，并在Q输出端输出高电平以及在β输出端输出低电平，而&输出端的低电平信号经过Tdelay后到达■^输入端，D触发器361立即清零即Q输出端从高电平跳变回低电平。只要满足条件tdelay^max{xloadl,tlMd2}，那么就可以确保可编程主计数器32和可编程吞咽计数器33都能正确完成置数过程。了解数字电路设计的人员知道，通过对版图寄生参数的抽取和后仿真，可以将时间延迟量TlMdl和h。ad2估算出来，进而确定出延迟单元362所需要的反相器的数目。图9为可编程吞咽计数器33的波形图，此时被置数b[2:0]为‘110’。可以看到图9(a)为在采用脉冲展宽器36的可编程吞咽计数器33中(见图3)，由于采用了脉冲展宽方法，输出端OUT信号可以正确地保持6个时钟周期的高电平状态，吞咽计数器33从110到000的减法计数过程正确；图9(b)为在没有采用脉冲展宽器36的可编程吞咽计数器33中(见图2)，由于置数过程不充分，当置数过程结束后，最低位Q0出现了从‘0’到‘1’的异常跳变，导致输出端OUT信号的高电平状态变成了7个时钟周期，置数过程失败。我们对应用了脉冲展宽器36的脉冲吞咽式分频器的锁相环进行了测量，测量得到的频道频率为f_sured，对应的理想频道频率为fideal，则频率相对偏差S可以用下式来计算<formula>formulaseeoriginaldocumentpage8</formula>图10为各个频道的频率相对偏差，可以看到频率相对偏差S的平均值仅为1.2ppm，值得注意的是，8中还包括了来自于参考频率的偏差量(例如晶振因老化会造成的频率漂移)，这进一步验证了利用脉冲展宽器的脉冲吞咽式分频器具有高精度分频比。权利要求一种用于脉冲吞咽式分频器稳定性的脉冲展宽器，其特征在于，包括D触发器和延迟单元，延迟单元包括偶数个反相器，偶数个反相器相互串联；现有的脉冲吞咽式分频器的反相器出口端与D触发器输入端电连接，D触发器的Q输出端与现有的脉冲吞咽式分频器的可编程主计数器和可编程吞咽计数器的LOAD使能信号端电连接；D触发器的输出端与延迟单元输入端电连接，延迟单元输出端与D触发器的清零输入端电连接。F200910077669XC0000011.tif2.如权利要求1所述的脉冲展宽器，其特征在于，所述偶数个反相器的数目，由脉冲吞咽式分频器的最小置数时间确定，串联的偶数个反相器产生的时间延迟量>脉冲吞咽式分频器的最小置数时间。3.—种如权利要求1所述的脉冲展宽器的脉冲展宽方法，其特征在于，包括步骤a)在信号上升沿到达D触发器的IN输入端瞬间，D触发器被触发，并在Q输出端输出高电平同时在g输出端输出低电平；b)&输出端的低电平信号，经过串联的偶数个反相器产生时间延迟后，到达清零输入端；c)到达清零输入端的瞬间，D触发器立即清零，即Q输出端从高电平跳变回低电平，使脉冲吞咽计数器置数。4.如权利要求3所述的脉冲展宽方法，其特征在于，所述在b)步中，串联的偶数个反相器产生的时间延迟量>脉冲吞咽式分频器的最小置数时间，使每个分频周期都计数正确。全文摘要本发明公开了一种用于提高脉冲吞咽式分频器稳定性的脉冲展宽器及方法，涉及分频器技术。该脉冲展宽器，包括D触发器和延迟单元，接在现有分频器的反相器出口端与主计数器和吞咽计数器的LOAD使能信号端之间；脉冲展宽方法是D触发器对输入信号的上升沿进行检测，并在输出端立即输出高电平，该高电平经过延迟单元后到达D触发器的清零端，进而迫使D触发器输出跳变回低电平，这样脉冲展宽器的输出脉冲的脉冲宽度完全由延迟单元决定。本发明用于将“置数”信号的脉冲宽度展宽到合理值，提高了可编程的脉冲吞咽式分频器“置数”过程的成功率。文档编号H03K21/40GK101800536SQ200910077669公开日2010年8月11日申请日期2009年2月11日优先权日2009年2月11日发明者杨海钢,潘杰申请人:中国科学院电子学研究所