专利名称：D级放大器的制作方法
技术领域：
本发明涉及一种D级放大器(Class-D amplifier)，尤其涉及一种可抵抗共模 (common mode)电压变动并以反馈补偿功率(duty)以补偿输出功率衰减的D级放大器。
背景技术：
放大器，例如功率放大器，常被运用于各种影音电子装置的多媒体接口 ，以驱动扬 声器等等播放设备；尤其是可携式影音电子装置，近年来已经成为多媒体播放的主流之一。
为了符合影音电子装置的小型化趋势，用来驱动播放装置的放大器常被整合在影 音电子装置的控制/处理芯片中。控制/处理(譬如说是多媒体文件的编码/译码、基带 信号处理等等)等功能可用数字逻辑电路来实现，但驱动播放设备的放大器则要以大功 率、大布局面积的模拟电路来实现；要将两者整合于同一芯片中(如一特殊应用集成电路， ASIC)，势必要在有限的布局面积中尽量提升放大器的质量与功能。
发明内容
因此，本发明即是要提出一种高质量、高输出功率的放大器(譬如说是一种D级放 大器)，其可抵抗共模电压变动以提升信号质量，并能以反馈补偿功率(duty)的方式补偿 驱动电路与播放设备的非理想因素(如驱动电路的电阻)，以补偿输出功率。本发明尤其适 用于布局面积受限的应用。 本发明的目的之一是提供一种放大器(譬如说是D级放大器)，此放大器中包括 有至少一电路区块，每一电路区块中包括有一输入电路、一积分器、一比较器、一驱动电路 与两反馈电路。输入电路用来接收一数字输入，并将其转换为两个差分的正输入信号与负 输入信号；此数字输入可以是脉宽调制(P丽，Pulse Width Modulation)的数字输入。积 分器则可以是一个一阶或一阶以上的积分器，其具有两个差分接收端、两个差分反馈端以 及两个差分输出端。其中，两个差分接收端耦接于输入电路，分别接收正输入信号及负输入 信号；两个差分反馈端分别接收一正反馈信号及一负反馈信号。积分器会根据正输入信号 及负反馈信号之和而提供一正误差信号，并根据负输入信号及正反馈信号之和而提供一负 误差信号，从两差分输出端分别输出差分的正误差信号及负误差信号。比较器则耦接于积 分器的两个差分输出端，用来比较正误差信号及负误差信号的大小，并产生一对应的比较 信号。驱动电路耦接于比较器，以根据比较信号而于一驱动输出端产生一对应的驱动输出 信号。另外，每一反馈电路的一端耦接于驱动输出端，另一端则耦接两差分反馈端的其中之 一，以根据驱动输出信号分别提供前述的正反馈信号及负反馈信号。 由以上描述可知，本发明是以双端差分的积分器来克服积分器的共模电压问题。 在以差分放大器实现积分器时，一种实施例是在差分放大器的一个差分输入端接收欲积分 的输入及反馈，另一个差分输入端则由一共模电压控制。然而，此种以单端接收欲积分信号 的实施例容易因为共模电压的变动/漂移而影响其驱动输出信号的质量，也需要以额外的 电路来控制共模电压的大小。相较之下，由于本发明的积分器是由双端来分别接收一对差分的欲积分信号(也就是正/负输入信号的和与负/正反馈信号的和)，在以差分放大器来 实现本发明积分器时，差分放大器的两差分端可以分别接收差分的欲积分信号，抵销共模 电压的影响，增强本发明放大器对共模电压变动的抵抗力，提升放大器的信号质量。
在本发明的一实施例中，前述电路区块中的两反馈电路会使正反馈信号与负反馈 信号互为差分/反相。譬如说，两反馈电路的其中之一根据驱动输出信号的反相提供负反 馈信号，而另一反馈电路则根据驱动输出信号的同相(in-phase)而提供正反馈信号。
在本发明的一实施例中，两反馈电路中至少有一个反馈电路中包含有一补偿电 路，此补偿电路接收一指示信号以产生一反相的补偿信号，并使补偿信号的信号电平范围 追随驱动输出信号的信号电平范围。而反馈电路则根据驱动输出信号向补偿电路提供指示 信号，并依据补偿信号提供正反馈信号或负反馈信号。 譬如说，在一实施例中，本发明补偿电路中可设有多个p沟道晶体管(如p沟道金 属氧化物半导体晶体管)与多个n沟道晶体管(如n沟道金属氧化物半导体晶体管)。在 这些晶体管中，有一P沟道晶体管的源极耦接于一第一工作电压、有一P沟道晶体管的漏极 耦接于一输出节点，而其他各P沟道晶体管的漏极耦接于另一 P沟道晶体管的源极。另外， 有一 n沟道晶体管的源极耦接于一第二工作电压、有一 n沟道晶体管的漏极耦接于输出节 点，而其他各n沟道晶体管的漏极耦接于另一 n沟道晶体管的源极。除此之外，至少有一个 P沟道晶体管的栅极耦接于一输入节点，至少有一个n沟道晶体管的栅极耦接于输入节点， 而补偿电路即由输入节点接收指示信号并由输出节点产生补偿信号。 更具体地说，在本发明的一实施例中，这多个p沟道晶体管与n沟道晶体管中至少 有一 P沟道晶体管的栅极耦接于第二工作电压，至少有一 n沟道晶体管的栅极系耦接于第 一工作电压，并有一 P沟道晶体管的源极另耦接有一电容、有一 n沟道晶体管的源极另耦接 有另一电容；如此的配置可先使这两个电容分别被预先充电至第一工作电压与第二工作电 压，以加速补偿电路的电平转变(transition)与放大器的电压转换率(slew rate)。
而上述补偿电路的架构也可描述如下本发明补偿电路中设有一p沟道晶体管与 一n沟道晶体管，其栅极均耦接于输入节点，漏极均耦接于输出节点，形成一基本的反相器 架构；但在此反相器架构中，P沟道晶体管的源极与第一工作电压之间另设有一第一辅助 电路，当P沟道晶体管导通时，此第一辅助电路会在第一工作电压与P沟道晶体管的源极间 提供一跨压，使输出节点补偿信号的信号电平上限低于第一工作电压。同样地，在反相器架 构中，n沟道晶体管的源极与第二工作电压之间另耦合有一第二辅助电路；当此n沟道晶体 管导通时，第二辅助电路会在第二工作电压与n沟道晶体管的源极间提供一跨压，使输出 节点补偿信号的信号电平下限高于第二工作电压。就如前段所述，第一辅助电路可由一或 多个P沟道晶体管形成，第二辅助电路则可由一或多个n沟道晶体管形成。
从另一个角度来说，在本发明放大器的各电路区块中，两反馈电路用来使正反馈 信号与负反馈信号的信号电平范围相同，并使正/负反馈信号的信号电平范围相异于正/ 负输入信号的信号电平范围。在布局面积受限的应用中，由于驱动电路的布局面积无法扩 大，故驱动电路的等效电阻也无法有效减少；此种非理想因素通常会损耗放大器应有的输 出功率。不过，根据本发明反馈电路于正/负输入信号与正/负反馈信号之间提供的信号 电平范围差异，本发明积分器就可使正/负误差信号电平转变的上升时间(rising time) 与下降时间(falling time)相异，借此来补偿驱动输出信号的功率(duty)，进而提升本发明放大器的输出功率。 至于本发明各电路区块中的驱动电路则可包括有一p沟道晶体管与一n沟道晶体 管，这两个晶体管可以是面积较大的功率晶体管，两者的漏极共同耦接于驱动输出端，两者 的源极则分别耦接于一第一工作电压与一第二工作电压。而各电路区块中还可另外包括一 空载时间(dead-time)电路、一选择性设置的电平位移器(level shifter)及一反相器。
其中，空载时间电路耦接于驱动电路中两晶体管的栅极，用来根据比较器的比较 信号控制这两个晶体管的导通时间。在本发明的一实施例中，各电路区块中的积分器与比 较器工作于一第一工作电压范围，而驱动电路、两个反馈电路的至少其中之一则工作于一 第二工作电压范围。其中，第一工作电压范围可以和第二工作电压范围相异；在此情形下， 电平位移器即可设置于比较器与驱动电路之间，用来当作不同工作电压范围间的接口。为 了调整反馈路径的反馈相位，本发明也可在比较器与驱动电路间设置反相器。
本发明可利用两个前述的电路区块来实现一H桥接(H-bridge)的D级放大器；这 两电路区块分别接收两差分的数字输入，而两电路区块的驱动输出端分别耦接于一播放装 置(如一扬声器)的两端。或者，本发明也可以使用单一一个电路区块来实现一个半桥接 (half-bridge)的D级放大器。 为了能更进一步了解本发明技术特征及技术方案，请参阅以下有关本发明的详细 说明与附图，然而所附附图仅提供参考与说明，并非用来对本发明加以限制。
图1-图3分别示意本发明放大器的不同实施例。图4简要示意一放大器的实施例。图5示意图4放大器中各相关信号的波形时序。图6简要示意又一放大器的实施例。图7示意图6放大器中各相关信号的波形时序。图8、图9分别示意本发明补偿电路的各种实施例。其中，附图标记说明如下10、30、50放大器12、12n电路区块16、16n输入电路18、18n比较器20、20n、60积分器22、22n电平位移器24、24n空载时间电路26A-26B、 26An-26Bn、 32A、 32An、 56A-56B反馈电路28、28n、58、58n驱动电路36扬声器Cc、Cc即l、Cc即2电容CPST补偿电路CTi指示信号
CTo补偿信号 Ivl-Iv3、 Iv2n反相器 即0_即5、即lb-即4b、皿0_皿5、皿lb-皿4b、 ncl-nc2节点 0P、0Pn差分放大器 P0、 P0n、 N0、 N0n、 PM_0_PM_n、 NM_0_NM_n、 PMO、 NMO晶体管 P丽P 、 P丽N数字输入 P丽PB、P丽NB负输入信号 Vo+、 Von+正误差信号 Vo-、 Von-负误差信号 FP、FN正反馈信号 FPB、FNB负反馈信号 0UTPB信号 0UTP、0UTN驱动输出信号 S、 Sn比较信号 ta0-ta3、 t0-t4、 ti时点 TH、TL时间间隔 td、 tdl-td2延迟时间 Ri、 Rf 、 R、 Rpmos、 Rnmos、 Rspk、 RPDM、 R匪电阻 VDD1、VDD2、GND、 VDD工作电压 Sl-S4时段 VDP、 VDN、 VPH、 VPL、 VNO、 VPO电压 Ic电流
具体实施例方式
请参考图1。图1示意的是本发明放大器一实施例10的电路架构。放大器10中 设有两电路区块12与12n，这两电路区块12/12n分别接收两差分的数字输入P丽P与P丽N， 并分别耦接于一播放装置(如一扬声器36)的两端以形成一 H桥接的D级放大器，以驱动 扬声器36。在图1的实施例中，电路区块12包括有一输入电路16、一积分器20、一比较器 18、一反相器Iv2、一选择性设置的电平位移器22、一空载时间电路24、一驱动电路28及两 反馈电路26A、26B。输入电路16由一节点即0接收一数字输入P丽P，并将其转换为两个 差分的正输入信号与负输入信号，其中，数字输入P丽P可以是脉宽调制(P丽，Pulse Width Modulation)的数字输入。在图1的输入电路16中，数字输入P丽P被直接传输为正输入信 号P丽P，而反相器Ivl将其反相为一负输入信号P丽PB。 积分器20则可以是一个一阶或一阶以上的积分器；在图1中，是以一个一阶积分 器为例来说明本发明的实施。积分器20中设有一差分放大器0P (譬如说是一运算放大器)、 一对匹配的电阻Ri 、 一对匹配的电容Cc及另 一对匹配的电阻Rf 。节点np 1及np lb可视为积 分器20的两个差分接收端，耦接于输入电路16，分别用来接收正输入信号P丽P及负输入信 号P丽PB，而两电阻Ri即分别耦接于节点npl与np4、nplb与np4b之间。节点np2及np2b 可视为积分器20的两个差分反馈端，分别用来接收两差分的负反馈信号FPB与正反馈信号FP，两电阻Rf即分别耦接于节点np2与即4、np2b与np4b之间。另外，节点即3、np3b则可 视为积分器20的两个差分输出端；两个用来积分信号的电容Cc即分别耦接于节点即3与 即4、np3b与np4b之间。节点np4与np4b等效上就是两加法节点(summing node)，分别将 正输入信号P丽P与负反馈信号FPB、负输入信号P丽PB与正反馈信号FP加成为两差分的 欲积分信号，而差分放大器OP的两差分输入端(在图1中分别标示为"+ "、"-")即分别在 节点即4与np4b以双端配置来接收这一对差分的待积分信号。差分放大器的两个差分输 出端(标示为"+ "、"-")则分别耦接至节点np3b与np3，使积分器20得以根据正输入信号 P丽P与负反馈信号FPB之和积分为一正误差信号Vo+，并根据负输入信号P丽PB与正反馈 信号FP之和积分为一负误差信号Vo-，并使正/负误差信号Vo+/Vo-成为一对差分信号。
比较器18的两输入端(标示有"+ "、"-")分别耦接至节点np3与np3b，用来接收 正/负误差信号Vo+Ao-，使比较器18得以比较正误差信号Vo+及负误差信号Vo-的大小， 并产生一对应的比较信号S。此比较器18可以是一个具有滞后效应(hysteresis)的比较 器，以抵抗正/负误差信号中的噪声。为了调整反馈路径的反馈相位，比较信号S可经由反 相器Iv2的反相后再传输至选择性设置的电平位移器22。 在电路区块12中，输入电路16、积分器20、比较器18与反相器Iv2可工作于工作 电压VDD1与GND之间(可视为一第一工作电压范围)，空载时间电路24、驱动电路28及各 反馈电路26A、26B则可工作于工作电压VDD2与GND之间(可视为一第二工作电压范围)， 而工作电压VDD1与VDD2可以是相异的；譬如说，工作电压VDD2大于VDD1。若采用此种工 作电压配置，就可在反相器Iv2与空载时间电路24间设置电平位移器22，用来当作不同工 作电压范围间的接口。相对地，若采用工作电压VDD1等于VDD2的工作电压配置，就可以不 必设置电平位移器22，可以将反相器Iv2直接耦接至空载时间电路24。
在本发明中，驱动电路28 (经由反相器Iv2及电平位移器22)耦接于比较器18，以 根据比较信号S而在节点即5上驱动输出一对应的驱动输出信号0UTP，而节点即5即可视 为一驱动输出端。驱动电路28中可包括有一 p沟道晶体管P0与一 n沟道晶体管N0，这两 个晶体管可以是功率晶体管，两者的漏极于节点即5共同耦接于驱动输出端，两者的源极 则分别耦接于工作电压VDD2与工作电压GND ;而空载时间电路24则分别耦接于两晶体管 P0与N0的栅极，以根据比较器18的比较信号S来控制这两个晶体管P0与N0的导通时间。 当比较信号S的信号电平转变而要在驱动电路28中使一晶体管关闭并使另一晶体管开始 导通时，空载时间电路24在关闭一晶体管后会延迟一小段时间后再使另一晶体管导通，避 免两晶体管P0与N0同时导通而浪费功率并造成电路损坏。 本发明的两反馈电路26A与26B于一端共同耦接于节点np5，另一端则分别耦接于 节点np2b与np2，使两反馈电路26A及26B得以根据驱动输出信号0UTP分别提供正反馈信 号FP及负反馈信号FPB。在图1的实施例中，反馈电路26A是直接将驱动输出信号0UTP传 输为正反馈信号FP，而反馈电路26B中则设有一补偿电路CPST，以根据驱动输出信号0UTP 产生负反馈信号FPB。在两反馈电路26A与26B的搭配工作下，正/负反馈信号FP/FPB将 互为反相，形成一对差分信号；正/负反馈信号FP/FPB的信号电平范围相同，且正/负反馈 信号FP/FPB的信号电平范围相异于正/负输入信号P丽P/P丽PB的信号电平范围。稍后会 再详细讨论本发明反馈电路与补偿电路的工作原理及实施例。 在本发明放大器10中，另一电路区块12n的基本电路架构是和电路区块12相同且匹配的。电路区块12n中同样设有一输入电路16n、一积分器20n、一比较器18n、一反相 器Iv2n、选择性设置的电平位移器22n、一空载时间电路24n、一驱动电路28n与两反馈电 路26An及26Bn。输入电路16n接收脉宽调制的数字输入P丽N，将其转换为正/负输入信 号P丽N与P丽NB。积分器20n具有两个差分接收端nnl/nnlb (分别接收差分的正/负输 入信号P丽N/P丽NB)、两个差分反馈端nn2/nn2b (分别接收差分的负反馈信号FNB与正反 馈信号FN)与两个差分输出端皿3/皿3b (分别输出差分的负误差信号Von-与正误差信号 Von+)。比较器18n比较两正/负误差信号Von+/Von-的大小，并输出对应的比较信号Sn， 使驱动电路28n得以在节点皿5的驱动输出端驱动输出一驱动输出信号OUTN。两反馈电路 26An与26Bn则依据驱动输出信号0UTN而分别提供正/负反馈信号FN与FNB。由于电路 区块12与12n的数字输入P丽P与P丽N互为差分，故两电路区块的驱动输出信号0UTP与 0UTN也将是一对差分信号。 请参考图2，其所示意的是本发明放大器另一实施例30的电路架构。放大器30的 电路架构与工作原理类似于图1中的放大器10，同样由两个电路区块12与12n形成。不过， 图2中的电路区块12改采用反馈电路32A及26B作为其两个个反馈电路；反馈电路26B可 以和图1中的反馈电路26B相同，同样是以一补偿电路CPST形成。反馈电路32A中则改以 另一补偿电路CPST搭配一反相器Iv3形成。类似于图1中的反馈电路26A与26B，图2中 的反馈电路32A与26B同样是要根据驱动输出信号0UTP来提供互为反相的差分正/负反 馈信号FP/FPB，使这对正/负反馈信号的信号电平范围相等，并使正/负反馈信号FP/FPB 的信号电平范围有别于正/负输入信号P丽P/P丽PB的信号电平范围。相同的反馈电路配 置亦沿用于电路区块12n中的反馈电路32An及26Bn。 请参考图3 ;图3示意的是本发明放大器的又一实施例50。在此实施例中，本发明 放大器50是以单一一个电路区块12来架构出一个半桥接D级放大器。在此实施例中，电 路区块12中作为驱动输出端的节点即5耦接于扬声器36的一端，扬声器36的另一端则耦 接于工作电压GND(也就是一地端电压)。在图3的实施例中，电路区块12是沿用图1中电 路区块12的架构，不过，图3实施例也可改用图2中的电路区块12。 请参考图4与图5，此两图是以一实施例来说明放大器在没有非理想因素干扰下 的理想工作情形，其中，图4是以简化的图示来示意放大器的主要电路架构，图5示意的则 是图4中各相关信号的波形时序。类似于本发明于图1的实施例，图4中也有一个以双端配 置接收差分欲积分信号的积分器60 ;根据正输入信号P丽P与负反馈信号FPB之和，以及负 输入信号P丽PB与正反馈信号FP之和，积分器60可输出正/负误差信号Vo+/Vo-。根据正 /负误差信号Vo+/Vo-，驱动电路58就会对应输出一驱动输出信号OUTP。反馈电路56A/56B 则依据此一驱动输出信号OUTP而分别提供正/负反馈信号FP/FPB ;在此实施例中，反馈电 路56A是直接将驱动输出信号OUTP传输为正反馈信号FP，反馈电路56B则是将驱动输出信 号0UTP的反相信号0UTPB作为负反馈信号FPB。另一方面，另一电路区块(部分电路架构 已省略，图中未示出)中的驱动电路58n也会输出一对应的驱动输出信号0UTN，以和驱动输 出信号0UTP —起驱动扬声器36。 搭配图4的实施例，其正/负输入信号P丽P/P丽PB、驱动输出信号0UTP/0UTN以及 正/负误差信号Vo+/Vo-的波形则示于图5 ;各波形的横轴为时间，纵轴为波形振幅(如波 形的电压)。为方便讨论，此处假设积分器60与驱动电路58/58n均工作于相同的工作电压VDD(也就是VDD1 = VDD2 = VDD)，故数字正/负输入信号P丽P/P丽PB的信号电平即是在 工作电压VDD与GND之间变化；也就是说，正/负输入信号P丽P/P丽PB的信号电平范围在 工作电压VDD与GND之间。此外，也假设电阻Ri、 Rf的阻值均等于R。
理想情形下，在驱动电路58与58n中，各晶体管P0/N0的导通电阻Rpmos/Rnmos均 为零，故驱动输出信号OUTP/OUTN的信号电平范围也会理想地落在工作电压VDD与GND之 间。譬如说，当驱动电路58中的晶体管PO与驱动电路58n中的晶体管NO同时导通时，由 于电阻Rpmos、Rnmos均为零，不会占据跨压，故工作电压VDD至工作电压GND间的所有电压 差均会跨接在扬声器36的等效负载电阻Rspk上，使驱动输出信号OUTP的信号电平得以上 达工作电压VDD，而驱动输出信号OUTN的信号电平得以下抵至工作电压GND。
在图5中，正/负输入信号P丽P/P丽PB、正/负反馈信号FP/FPB(即信号OUTP/ OUTPB)与正/负误差信号Vo+/Vo-间的关系可描述如下。在时点taO，正/负输入信号 P丽P/P丽PB的电平改变，经由积分器60的工作，正/负误差信号Vo+/Vo-也会开始改变电 平。由于正/负误差信号Vo+/V0-是因为信号积分累积而改变电平，故其电平改变的延迟 时间td会和电阻R与电容Cc的电容值有关。到了时点tal ，正/负误差信号Vo+/Vo-的改 变足以使驱动电路58/58n的驱动输出信号OUTP/OUTN改变电平，连带使相关的正/负反馈 信号FP/FPB(即信号0UTP/0UTPB)改变电平。过了时点tal之后，由于正/负输入信号与 正/负反馈信号的信号电平范围相等，故正输入信号/负反馈信号之和与负输入信号/正 反馈信号之和相互抵销，使各电容Cc不会再被充放电，而正/负误差信号Vo+/Vo-就会维 持稳态的固定电平。同理，当正/负输入信号P丽P/P丽PB在时点ta2再度改变电平时，正 /负误差信号Vo+/Vo-也会在时点ta3之后维持稳态的固定电平。 换句话说，在图4与图5所示的理想情形下，由于驱动输出信号OUTP/OUTN及正/ 负反馈信号FP/FPB的信号电平范围会和正/负输入信号P丽P/P丽PB的信号电平范围相 等，故正/负误差信号Vo+/Vo-也仅会在两固定电平间转变，连带使正/负误差信号转变电 平的上升时间与下降时间相等；譬如说，时点taO-tal与时点ta2_ta3间的延迟时间td会 是相等的。 不过，在实际应用中，驱动电路的各个功率晶体管皆会有非零的导通电阻Rpmos 与Rnmos。尤其是在布局面积受限的应用中，这些导通电阻的阻值通常都无法忽略。由导通 电阻导致的非理想因素会使驱动电路的输出功率降低、损耗，因为有部分功率会消耗在驱 动电路的晶体管导通电阻上。将实际输出至扬声器的功率与驱动电路汲取的总功率相比， 其比值可计算为Rspk/(Rspk+Rpmos+Rnmos)，无法达到100%的理想值。此外，电阻Rpmos/ Rnmos的阻值还会随工艺、工作电压与温度等因素而漂移，更增加了实际功率输出的不确定 性。非零的导通电阻Rpmos/Rnmos也会縮限驱动输出信号OUTP/OUTN的信号电平范围，因 为电阻Rpmos/Rnmos的跨压不为零，使得扬声器36上的跨压(也就是电阻Rspk的跨压) 电平范围会在电压(VDD-VDP)与(GND+VDN)之间，不再能像图5中那样完全扩展至电压 VDD与GND之间。其中，由非零导通电阻所导致的跨压VDP可计算为VDP = VDD*Rpmos/ (Rspk+Rpmos+Rnmos);跨压VDN则可计算为VDN = VDD*Rnmos/(Rspk+Rpmos+Rnmos)。
请参考图6与图7，此两图是延续本发明图1的实施例来说明本发明放大器补偿上 述非理想因素的原理与工作情形，其中，图6是以简化的图示来示意放大器10的主要电路 架构，图7示意的则是图6中各相关信号的波形时序。如图6所示，在此例中，反馈电路26A
10是直接将驱动输出信号0UTP传输为正反馈信号FP，而反馈电路26B中的补偿电路CPST则 是依据驱动输出信号OUTP产生一个反相信号OUTPB作为负反馈信号FPB。补偿电路CPST 将会使负反馈信号FPB与正反馈信号FP(即信号OUTP)互为差分的反相信号，且使负反馈 信号FPB的信号电平范围得以和正反馈信号FP的信号电平范围相等；也就是说，在此实施 例中，补偿电路CPST会使信号OUTPB的信号电平范围追随驱动输出信号OUTP的信号电平 范围。补偿电路CPST的具体实施例将在稍后说明。 为方便讨论，以下也假设积分器20与驱动电路28均工作于工作电压VDD与GND之 间，工作电压GND的电压为零，各电阻Ri与Rf的阻值皆等于电阻R，且差分放大器的输入共 模电压为(VDD+GND)/2。如图7所示，数字的正/负输入信号P丽P/P丽PB的信号电平范围 仍然在工作电压VDD与GND之间。不过，就如前面提到过的，由于驱动电路28/28n中非零的 晶体管导通电阻，驱动输出信号OUTP的信号电平范围会縮限到(VDD-VDP)与(GND+VDN)之 间。由于本发明反馈电路26A/26B的工作，正/负反馈信号FP/FPB (等效上就是信号OUTP/ OUTPB)的信号电平范围趋近相等。 在图7中，正/负输入信号P丽P/P丽PB、正/负反馈信号FP/FPB (即信号OUTP/ OUTPB)与正/负误差信号Vo+/Vo-间的关系可依据时段SI至S4而分段描述如下。首先， 在时段SI中，虽然正/负输入信号P丽P/P丽PB与正/负反馈信号FP/FPB皆维持稳态的定 值，但由于两对信号的信号电平范围不同，会有一电流Ic = VDN/R向电容Cc充电，使正/ 负误差信号Vo+/Vo-会持续地因充/放电而改变其电压大小。假设在时点t0时正/负误 差信号Vo+/Vo-的信号大小分别为电压VPO与VNO，那么，经过一段时间间隔TH后，正误差 信号Vo+将会上升至一电压Vra = VPO+VDN*TH/(R*Cc)。 到了时点tl，正/负输入信号P丽P/P丽PB的电平转变，连带使正/负误差信号 Vo+/Vo-也开始改变信号升降的趋势。等到时点t2，正/负误差信号Vo+/Vo-分别到达电 压VNO/VPO，足以使驱动电路28/28n在驱动输出信号OUTP/OUTN中驱动信号转变，连带使信 号OUTP/OUTPB(正/负反馈信号FP/FPB)改变电平，并再度使正/负误差信号Vo+/Vo-改
变电压升降的趋势。在时点ti至t2的时段S2中，正误差信号v0+由电压vra降低至电压
VNO所需的延迟时间tdl可计算为tdl = R*Cc* (VPO-VNO+(VDN*TH) / (R*Cc)) / (VDD-VDN)。
过了时点t2之后，虽然正/负输入信号P丽P/P丽PB与正/负反馈信号FP/FPB 均维持稳态定值，然而，再度由于这两对信号的信号电平差异，使得正/负误差信号Vo+/ Vo-会因为电流Ic = -VDP/R的持续充放电而逐渐改变。譬如说，在经过一时间间隔TL后， 正误差信号Vo+会由时点t2时的电压VNO进一步下降至一 电压VPL = VNO-VDP*TL/ (R*Cc)。
到了时点t3，正/负输入信号P丽P/P丽PB再度转变信号电平，连带使正/负误 差信号Vo+/Vo-的升降趋势反转；直到时点t4时，正/负误差信号Vo+/Vo-再度到达电压 VPO/VNO，触发驱动电路28/28n在驱动输出信号OUTP/OUTN中驱动信号转变，连带使信号 OUTP/OUTPB (正/负反馈信号FP/FPB)改变电平，并再度使正/负误差信号Vo+/Vo-改变电 压升降的趋势。在时点t3至t4的时段S4中，正误差信号Vo+由电压VPL上升至电压VPO 所需的延迟时间td2 = R*Cc* (VPO-VNO+(VDP*TL) / (R*Cc)) / (VDD-VDP)。
在时段S2与S4中，正/负误差信号Vo+/Vo-的升降趋势反转，故这两时段中的延 迟时间tdl与td2可视为这对信号的上升时间与下降时间。由前述的计算可知，延迟时间 tdl与td2不会相同；假设电压VDN = VDP = VD，则两延迟时间的差别可计算为tdl-td2=VD*(TH-TL)/(VDD-VD)。本发明即可利用此延迟时间之差来补偿放大器因非理想因素所造成的输出功率损耗。譬如说，由图7的例子可知，正输入信号P丽P会在时点ti至tl间维持逻辑高电平(电压VDD)，放大器的响应则使驱动输出信号OUTP在时点tO至t2间维持高电平(电压VDD-VDP)。若驱动输出信号OUTP维持高电平的时间间隔与正输入信号P丽P维持高电平的时间间隔相等(像在图5中的样子)，则驱动输出信号OUTP的输出功率就无法得到补偿，因为驱动输出信号OUTP的电压会因非理想因素而低于正输入信号P丽P。然而，由于本发明的工作，其实驱动输出信号OUTP维持高电平的时间间隔为(TH+tdl)，正输入信号P丽P维持高电平的时间间隔则为(TH+td2)，如图7所示。因为延迟时间tdl与td2间的差异，驱动输出信号OUTP维持高电平的时间得以相对延长，补偿非理想因素导致的功率损耗。 换句话说，根据本发明补偿电路于正/负输入信号与正/负反馈信号之间提供的信号电平范围差异，正/负误差信号会在时段Sl与S3中因积分器的作用而持续改变信号电平，以使正/负误差信号在时段S2与S4中的上升时间(rising time)与下降时间(falling time)相异，借此来补偿驱动输出信号的功率(duty)，进而提升本发明放大器的输出功率。 请参考图8与图9，此两图分别示意的即为本发明补偿电路CPST的两种实施例。设于反馈电路中的补偿电路CPST由一输入节点ncl接收一指示信号CTi以从一输出节点nc2产生一反相的补偿信号CTo。反馈电路则是根据驱动输出信号向补偿电路提供指示信号，并依据补偿信号提供正反馈信号或负反馈信号。譬如说，在图1与图3的实施例中，补偿电路CPST的输入节点ncl可由反馈电路26B/26Bn的节点即5/皿5分别接收驱动输出信号0UTP/0UTN，并于输出节点nc2提供补偿信号CTo以作为节点np2/皿2的负反馈信号FPB/FNB。在图2的实施例中，反馈电路32A/32An则是将驱动输出信号0UTP/0UTN经由反相器Iv3的反相后再输入至补偿电路CPST。 在图1与图3的实施例中，补偿电路CPST会使补偿信号CTo的信号电平范围追随驱动输出信号0UTP/0UTN的信号电平范围。如前面讨论过的，由于非理想因素的影响，驱动输出信号OUTP/OUTN的信号电平范围会在电压(VDD2-VDP)与(GND+VDN)之间；为了使补偿信号CTo的信号电平范围能追随此信号电平范围，图8的补偿电路CPST中即设有多个p沟道晶体管PM_0、 PM_1至PM_n，以及多个n沟道晶体管NM_0至NM_n ;其中n为一整数定值。在这些晶体管中，P沟道晶体管PM_0的源极耦接于工作电压VDD2、p沟道晶体管PM_n的漏极耦接于输出节点nc2，而其他各p沟道晶体管PM_0至PM_(n-l)的漏极耦接于另一 p沟道晶体管的源极。另外，n沟道晶体管NMJ)的源极耦接于工作电压GND、n沟道晶体管MLn的漏极耦接于输出节点nc2，而其他各n沟道晶体管NM_0至NM_(n-l)的漏极耦接于另一n沟道晶体管的源极。各p沟道晶体管PM_0至PM_n的栅极耦接于输入节点ncl，n沟道晶体管NM_0至NM_n的栅极也耦接于输入节点ncl。 在图8中，晶体管PM_n与NM_n可视为一基本的反相器架构，晶体管PM_0至PM_(n-1)与NM_0至NM_(n-l)可视为两个辅助电路。当晶体管PM_0至PM_n导通时，这些晶体管就会在工作电压VDD2与节点nc2之间提供一第一跨压，使补偿信号CTo的信号电平上限低于工作电压VDD2 ;同理，当晶体管NM_0至NM_n导通时，这些晶体管会在节点nc2与工作电压GND间提供一第二跨压，使补偿信号CTo的信号电平下限高于工作电压GND。经由适当的电路设计，可使第一跨压趋近电压VDP，并使第二跨压趋近电压VDN，这样一来，补偿电路CPST就能使补偿信号CTo的信号电平范围追随驱动输出信号0UTP/0UTN的信号电平范围了。 等效上来说，晶体管PMJ)至PM—n的源极_漏极间导通电阻会互相串连为电阻RP匿；晶体管NM_0至NM_n的源极-漏极间导通电阻会互相串连为电阻RNDM。上述的电路设计也就是要使晶体管PM_0至PM_n导通时的电流-电阻压降(I-R drop)趋近/等于电压VDP ;并使晶体管NM_0至NM_n导通时的电流-电阻压降趋近/等于电压VDN。
在图9的实施例中，补偿电路CPST中则设有多个p沟道晶体管PM_0、PM_1至PM_n和PM0，以及多个n沟道晶体管NM_0至NM_n与NM0。在这些晶体管中，p沟道晶体管PM_0的源极耦接于工作电压VDD2、p沟道晶体管PMO的漏极耦接于输出节点nc2，而其他各p沟道晶体管PM_0至PM_n的漏极耦接于另一 p沟道晶体管的源极。另外，n沟道晶体管NM_0的源极耦接于工作电压GND、n沟道晶体管NMO的漏极耦接于输出节点nc2，而其他各n沟道晶体管NM_0至NM_n的漏极耦接于另一 n沟道晶体管的源极。各p沟道晶体管PM_0至PM_n的栅极耦接于工作电压GND， n沟道晶体管NM_0至NM_n的栅极则耦接于工作电压VDD2。P沟道晶体管PMO的源极另耦接有一电容Cc即l、n沟道晶体管NMO的源极也另耦接有另一电容Cc即2。 在图9中，晶体管PMO与NMO可视为一基本的反相器架构，晶体管PM_0至PM_n与NM_0至NM_n可视为两个辅助电路。当晶体管PM_0至PM_n导通时，这些晶体管就会在工作电压VDD2与节点nc2之间提供一第一跨压，使补偿信号CTo的信号电平上限低于工作电压VDD2 ;同理，当晶体管NM_0至NM_n导通时，这些晶体管会在节点nc2与工作电压GND间提供一第二跨压，使补偿信号CTo的信号电平下限高于工作电压GND。类似于图8中的实施例，在经由适当的电路设计后(像是适当决定各晶体管PM_0至PM_n、 NM_0至NM_n的沟道长度/数量/沟道宽度与PM0、 NMO的沟道长度/宽度)，就可使第一跨压趋近电压VDP，并使第二跨压趋近电压VDN，这样一来，图9中的补偿电路CPST就同样能使补偿信号CTo的信号电平范围追随驱动输出信号0UTP/0UTN的信号电平范围。 等效上来说，在图9中，晶体管PMJ)至PM—n的源极_漏极间导通电阻会互相串连为电阻RP匿；晶体管NMJ)至MLn的源极-漏极间导通电阻会互相串连为电阻RNDM。上述的电路设计也就是要使晶体管PM_0至PM_n导通时的电流-电阻压降(I-R drop)趋近/等于电压VDP ;并使晶体管NM_0至NM_n导通时的电流-电阻压降趋近/等于电压VDN。在图9的实施例中，两电容Cc即l与Cc即2会分别被预先充电至工作电压VDD2与GND，以加速补偿电路的电平转变(transition)，改进补偿电路及放大器的电压转换率(slew rate)。
在图1至图3的实施例中，本发明反馈电路26A/26B以及32A/26B的主要功能之一就是使正/负反馈信号FP/FPB的信号电平范围相等，且和正/负输入信号P丽P/P丽PB的信号电平范围有所差异，以利用图7中的原理来补偿非理想因素的功率损耗。在图1与图3中，由于反馈电路26A是将驱动输出信号OUTP直接传输为正反馈信号FP，故反馈电路26B中的补偿电路CPST就要使负反馈信号FPB的信号电平范围追随驱动输出信号OUTP的信号电平范围；也因此，补偿电路CPST可以依据驱动电路28的晶体管P0与NO来设计。
另一方面，在图2的实施例中，由于反馈电路32A与26B之中都设有补偿电路CPST，只要这两个补偿电路相互匹配，其所产生的正/负反馈信号FP/FPB就会具有相同的信号电平范围。因此可沿用图7中揭示的工作原理。也就是说，在图2的实施例中，补偿电路CPST —样依据驱动电路28来设计；在此实施例中，正/负反馈信号FP/FPB会有相同的信号电平范围。 总结来说，相较于单端接收欲积分信号的积分器，本发明积分器是以双端接收差
分的欲积分信号，使积分器能够抵抗共模电压变动/漂移所导致的不良影响(譬如说是噪声、失真与谐波失真)。本发明积分器中的差分放大器可以利用一般方式来设定其工作的共
模电压(譬如说是以电压(VDDl+GND)/2作为共模电压)，此共模电压虽然有可能会随着工
艺、温度与工作电压的变异/漂移而改变，但由于本发明采用了双端接收架构，故可有效抵
销共模电压的漂移与噪声。本发明积分器可以是一阶或高阶的积分器；在图1至图3的实
施例中，本发明是以一个差分放大器OP来实现一阶积分器。若是适当地串接两组积分器，
就能实现二阶积分器。串接更多组积分器则可实现出更高阶的积分器。 另外，就如图7所讨论的，本发明还能利用反馈电路中特别设计的补偿电路来补
偿输出功率的损耗，使本发明放大器特别适用于布局面积受限、非理想因素显著的应用中，譬如说是整合有数字电路的特殊应用集成电路(ASIC)。 在典型应用中，若未采用本发明技术，一个额定输出200mW的放大器可能只能实
际输出152mW，甚至因工艺与温度的影响而使输出降低至132mW。相比之下，在采用本发明
技术方案后，额定输出200mW的放大器能实际输出177mW甚至198mW，趋近理想的额定输出
功率。由此可知本发明的确能有效改进放大器(尤其是D级放大器)的各种性能。 综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领
域技术人员应当意识到在不脱离本发明所附的权利要求所揭示的本发明的范围和精神的
情况下所作的更动与润饰，均属本发明的权利要求的保护范围之内。
权利要求
一种放大器，其包含有至少一电路区块，每一电路区块包含有一输入电路，用来接收一数字输入并将该数字输入转换为两个差分的正输入信号与负输入信号；一积分器，其具有两个差分接收端、两个差分反馈端以及两个差分输出端；该两个差分接收端耦接于该输入电路，分别用来接收该正输入信号及该负输入信号；该两个差分反馈端分别用来接收一正反馈信号及一负反馈信号；其中，该积分器根据该正输入信号及该负反馈信号提供一正误差信号，并根据该负输入信号及该正反馈信号提供一负误差信号，以从该两差分输出端分别输出该正误差信号及该负误差信号；一比较器，耦接于该积分器的该两个差分输出端；该比较器比较该正误差信号及该负误差信号的大小，并产生一对应的比较信号；一驱动电路，耦接于该比较器；该驱动电路根据该比较信号而于一驱动输出端产生一对应的驱动输出信号；以及两个反馈电路，每一反馈电路的一端耦接于该驱动输出端，另一端则耦接该两差分反馈端的其中之一；该两个反馈电路根据该驱动输出信号分别提供该正反馈信号及该负反馈信号。
2. 如权利要求1所述的放大器，其特征在于，该数字输入为一脉宽调制的数字输入。
3. 如权利要求1所述的放大器，其特征在于，该两反馈电路使该正反馈信号及该负反馈信号互为反相。
4. 如权利要求1所述的放大器，其特征在于，该两反馈电路的其中之一根据该驱动输出信号的反相提供该负反馈信号，而另一反馈电路根据该驱动输出信号的同相而提供该正反馈信号。
5. 如权利要求1所述的放大器，其特征在于，该两反馈电路中至少有一个反馈电路中包含有一补偿电路，该补偿电路接收一指示信号以产生一反相的补偿信号，并使该补偿信号的信号电平电平范围追随该驱动输出信号的信号电平范围；而该反馈电路根据该驱动输出信号向该补偿电路提供该指示信号，并依据该补偿信号提供该正反馈信号或该负反馈信号。
6. 如权利要求5所述的放大器，其特征在于，该补偿电路包含有多个P沟道晶体管，其中有一 P沟道晶体管的源极耦接于一第一工作电压，并有一 P沟道晶体管的漏极耦接于一输出节点，而其他各P沟道晶体管的漏极耦接于另一 P沟道晶体管的源极；以及多个n沟道晶体管，其中有一 n沟道晶体管的源极耦接于一第一工作电压，并有一 n沟道晶体管的漏极耦接于该输出节点，而其他各n沟道晶体管的漏极耦接于另一 n沟道晶体管的源极；其中，该多个P沟道晶体管中至少有一个P沟道晶体管的栅极耦接于一输入节点，该多个n沟道晶体管中至少有一个n沟道晶体管的栅极耦接于该输入节点，而该补偿电路于该输入节点接收该指示信号并由该输出节点产生该补偿信号。
7. 如权利要求6所述的放大器，其特征在于，在该补偿电路中，该多个p沟道晶体管中至少有一 P沟道晶体管的栅极耦接于该第二工作电压，该多个n沟道晶体管中至少有一 n沟道晶体管的栅极耦接于该第一工作电压。
8. 如权利要求7所述的放大器，其特征在于，在该补偿电路中的该多个p沟道晶体管中，有一P沟道晶体管的源极另耦接有一电容，而在该多个n沟道晶体管中，有一n沟道晶体管的源极还耦接有另一电容。
9. 如权利要求1所述的放大器，其特征在于，该两反馈电路使该正反馈信号与该负反馈信号的信号电平范围相异于该正输入信号及该负输入信号的信号电平范围。
10. 如权利要求9所述的放大器，其特征在于，该两反馈电路中至少有一反馈电路中包含有一补偿电路，其于一输入节点接收一指示信号以从一输出节点产生一反相的补偿信号；该补偿电路包含有一 P沟道晶体管与一 n沟道晶体管，其栅极耦接于该输入节点，漏极耦接于该输出节点；一第一辅助电路，耦接于该P沟道晶体管的源极与一第一工作电压之间；当该P沟道晶体管导通时，该第一辅助电路会在该第一工作电压与该P沟道晶体管的源极间提供一跨压，使该补偿信号的信号电平上限低于该第一工作电压；一第二辅助电路，耦接于该n沟道晶体管的源极与一第二工作电压之间；当该n沟道晶体管导通时，该第二辅助电路会在该第二工作电压与该n沟道晶体管的源极间提供一跨压，使该补偿信号的信号电平下限高于该第二工作电压；其中，该反馈电路根据该驱动输出信号向该补偿电路提供该指示信号，并依据该补偿信号提供该正反馈信号或该负反馈信号。
11. 如权利要求9所述的放大器，其特征在于，根据该两反馈电路于该正输入信号、该负输入信号与该正反馈信号、该负反馈信号之间提供的信号电平范围差异，该积分器会使该正误差信号与该负误差信号的上升时间与下降时间相异。
12. 如权利要求1所述的放大器，其特征在于，该放大器具有两个电路区块，该两电路区块分别接收两差分的数字输入，而该两电路区块的驱动输出端分别耦接于一扬声器的两丄山顺。
13. 如权利要求1所述的放大器，其特征在于，该积分器为一个一阶或一阶以上的积分器。
14. 如权利要求1所述的放大器，其特征在于，该驱动电路包含有一 P沟道晶体管与一 n沟道晶体管，该p沟道晶体管的漏极与该n沟道晶体管的漏极耦接于该驱动输出端，该P沟道晶体管的源极与该n沟道晶体管的源极分别耦接于一第一工作电压与一第二工作电压；而该电路区块另包含有一空载时间电路，耦接于该P沟道晶体管的栅极与该n沟道晶体管的栅极，用来根据该比较信号控制该P沟道晶体管与该n沟道晶体管的导通时间。
15. 如权利要求1所述的放大器，其特征在于，该积分器与该比较器工作于一第一工作电压范围，而该驱动电路与该两个反馈电路的至少其中之一工作于一第二工作电压范围，该第一工作电压范围与该第二工作电压范围相异，而该电路区块另包含有一电平位移器，耦接于该比较器与该驱动电路之间。
全文摘要
本发明提供一种D级放大器，其包含有至少一电路区块，各电路区块包含有一输入电路、一积分器、一比较器、一驱动电路及两个反馈电路。输入电路接收一数字输入并转换为一对差分的正/负输入信号。积分器接收正/负输入信号与一对正/负反馈信号，以根据正输入信号及负反馈信号提供一正误差信号，并根据负输入信号及正反馈信号提供一负误差信号。比较器则比较正/负误差信号的大小，使驱动电路根据比较结果而产生一对应的驱动输出信号。两个反馈电路则根据驱动输出信号分别提供前述的正/负反馈信号。
文档编号H03F3/217GK101710824SQ20091025377
公开日2010年5月19日 申请日期2009年12月17日 优先权日2009年12月17日
发明者于文浩, 吴明远 申请人:智原科技股份有限公司