专利名称：全差分放大器的制作方法
技术领域：
本实用新型涉及模拟集成电路技术领域，尤其涉及全差分放大器。
背景技术：
采样/保持电路是模(A)/数(D)转换器的重要组成部分，它的性能决定着整个A/ D转换器的性能。随着科学技术的发展，系统对A/D转换器的速度和精度要求越来越高，因 此，高性能的采样/保持电路就显得尤为重要。采样/保持电路的一个设计难点在于高增益 高带宽运算放大器的设计。运算放大器的增益决定采样/保持电路的精度，运算放大器的 带宽决定采样保持电路的速度。而运算放大器的增益和带宽又是一种相互制约的关系。两 级运算放大器可能有较大的增益，但是带宽却很小，这样就很容易导致较慢的反应速度。折 叠式共源共栅增益自举运算放大器既有较大的增益，又能满足速度要求所以常常被采用， 在折叠式共源共栅增益自举运算放大器中，信号通道和负载器件均应用增益提升辅助放大 器来提升增益。典型的增益提升辅助放大器为采用传统共模反馈(CMFB)网络的全差分放 大器，其电路原理图如图l所示。全差分放大器的两个差分输出信号输入到一个共模电平 检测电路检测出输出信号的共模电平；输出共模电平与参考共模电平Vref进行比较，根据 两者的差异来调节全差分放大器的偏置网络，采用传统共模反馈电路的辅助放大器的电路 结构复杂，电路面积大。
实用新型内容本实用新型所要解决的技术问题是，提出全差分放大器，本实用新型采用半导体 金属氧化物(Metal-Oxide-Semiconductor， M0S)管共模反馈电路，具有电路结构简单，电 路面积小优点。 —种全差分放大器，包括第一正半导体金属氧化物NM0S管、第二 NM0S管、第一负 半导体金属氧化物PM0S管、第二 PM0S管、第一电流源、第二电流源、第三电流源、电压源，其 中，所述第一NMOS管的漏极与所述第二电流源的输出端连接，源极与所述第一电流源的输 入端连接；所述第二 NM0S管的漏极与所述第三电流源的输出端连接，源极与所述第一电流 源的输入端相连；所述第一PMOS管的栅极与所述第一NMOS管的漏极连接，源极与所述电压 源连接，漏极与所述第一电流源的输入端连接；所述第二PMOS管的栅极与所述第二NMOS管 的漏极连接，源极与所述电压源连接，漏极与所述第一电流源的输入端连接；所述第一电流 源的输出端接地；所述第二电流源的输入端及所述第三电流源的输入端均与所述电压源连 接。 —种全差分放大器，包括第一 PM0S管、第二 PM0S管、第一 NM0S管、第二 NM0S管、 第一电流源、第二电流源、第三电流源、电压源，其中，所述第一PMOS管的漏极与所述第二 电流源的输入端连接，源极与所述第一电流源的输出端连接；所述第二 PM0S管的漏极与所 述第三电流源的输入端连接，源极与所述第一电流源的输出端相连；所述第一NMOS管的栅 极与所述第一PMOS管的漏极连接，源极接地，漏极与所述第一电流源的输出端连接；所述第二 NM0S管的栅极与所述第二 PM0S管的漏极连接，源极接地，漏极与所述第一电流源的输 出端连接；所述第一电流源的输入端与所述电压源连接；所述第二电流源的输出端及所述 第三电流源的输出端均接地。 —种全差分放大器，包括第一 NM0S管、第二 NM0S管、第三NM0S管、第四NM0S管， 第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第一电 流源、第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第七电流源、第八 电流源、第九电流源、第十电流源、电压源，其中，所述第一NMOS管的漏极与所述第二电流 源的输出端连接，源极与所述第一电流源的输入端连接；所述第二 NMOS管的漏极与所述第 三电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第一PMOS管的栅极与 所述第一NMOS管的栅极连接，漏极与所述第十电流源的输入端连接，源极与所述第四电流 源的输出端连接；所述第二PMOS管的栅极与所述第二NMOS管的栅极连接，漏极与所述第九 电流源的输入端连接，源极与所述第四电流源的输出端连接；所述第三PMOS管的栅极与所 述第四PMOS管的栅极连接，源极同时与所述第二及第五电流源的输出端连接，漏极与所述 第三NMOS管的漏极连接；所述第四PMOS管的源极同时与所述第三及第六电流源的输出端 连接，漏极与所述第四NMOS管的漏极连接；所述第三NMOS管的栅极与所述第四NMOS管的 栅极连接，源极同时与所述第十及第八电流源的输入端连接；所述第四NMOS管的源极同时 与所述第九及第七电流源的输入端连接；所述第五PMOS管的栅极与所述第三PMOS管的漏 极连接，源极与所述电压源连接，漏极与所述第一电流源的输入端连接；所述第六PMOS管 的栅极与所述第四PMOS管的漏极连接，源极与所述电压源连接，漏极与所述第一电流源的 输入端连接；所述第一、第七、第八、第九以及第十电流源的输出端接地；所述第二、第三、 第四、第五、第六电流源的输入端与所述电压源连接。 —种全差分放大器，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管， 第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一电 流源、第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第七电流源、第八电 流源、第九电流源、第十电流源、电压源，其中，所述第一NMOS管的漏极与所述第二电流源 的输出端连接，源极与所述第一电流源的输入端连接；所述第二 NMOS管的漏极与所述第三 电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第一 PMOS管的栅极与所 述第一 NMOS管的栅极连接，漏极与所述第十电流源的输入端连接，源极与所述第四电流源 的输出端连接；所述第二PMOS管的栅极与所述第二NMOS管的栅极连接，漏极与所述第九电 流源的输入端连接，源极与所述第四电流源的输出端连接；所述第三PMOS管的栅极与所述 第四PMOS管的栅极连接，源极同时与所述第二及第五电流源的输出端连接，漏极与所述第 三NMOS管的漏极连接；所述第四PMOS管的源极同时与所述第三及第六电流源的输出端连 接，漏极与所述第四NMOS管的漏极连接；所述第三NMOS管的栅极与所述第四画OS管的栅 极连接，源极同时与所述第十及第八电流源的输入端连接；所述第四NMOS管的源极同时与 所述第九及第七电流源的输入端连接；所述第五NMOS管的栅极与所述第三PMOS管的漏极 连接，源极接地，漏极与所述第四电流源的输出端连接；所述第六NMOS管的栅极与所述第 四PMOS管的漏极连接，源极接地，漏极与所述第四电流源的输出端连接。 本实用新型与现有技术相比，电路结构简单，节省了集成电路面积。
图1是典型的增益提升辅助放大器电路原理图； 图2是本实用新型所述全差分运算放大器实施例一的电路原理图； 图3是本实用新型所述全差分运算放大器实施例二的电路原理图； 图4是本实用新型所述全差分运算放大器实施例三的电路原理图； 图5是本实用新型所述全差分运算放大器实施例四的电路原理图； 图6是图2所示放大器工作原理示意图； 图7是图2所示放大器的共模反馈电路的等效电路示意图。
具体实施方式
以下结合附图和优选实施例，对本实用新型做进一步详细说明。 如图2所示，是本实用新型所述全差分放大器实施例一的电路原理图；包括三个
电流源II、 12、 13 ;两个NM0S管M1、M2 ;两个PM0S管M3、M4 ;以及一个电压源VDD。电流源
II的电流大于电流源12和13的电流总和；PM0S管M3、 M4，电流源II以及NM0S管Ml、 M2
形成本全差分放大器的共模反馈电路。 电流源12的输入端与电压源VDD连接，输出端与NM0S管M1的漏极连接；NM0S管 Ml的源极与电流源II的输入端连接；电流源13的输入端与电压源VDD连接，输出端与NMOS 管M2的漏极连接；NM0S管M2的源极与电流源II的输入端连接；电流源II的输出端接地； PM0S管M3的源极与电压源VDD连接，栅极与NM0S管M1的漏极连接，漏极与电流源II的输 入端连接；PM0S管M4的源极与电压源VDD连接，栅极与NM0S管M2的漏极连接，漏极与电 流源II的输入端连接，所有M0S管工作在饱和区。 如图3所示，是本实用新型所述全差分放大器的实施例二的电路原理图；包括三 个电流源II、 12、 13 ;两个PM0S管M1、M2 ;两个NMOS管M3、 M4 ;以及一个电压源VDD，与实 施例一相同，PM0S管Ml、 M2，电流源II以及NM0S管M3、 M4形成该全差分放大器的共模反 馈电路。 电流源II的输入端与电压源VDD连接，输出端与PM0S管M1的源极连接；PM0S管 Ml的漏极与电流源12的输入端连接；PM0S管M2的源极与电流源II的输出端连接，漏极与 电流源13的输入端连接；电流源12的输出端和电流源13的输出端均接地；NM0S管M3的 漏极与电流源II的输出端连接，栅极与PM0S管Ml的漏极连接，源极接地；NM0S管M4的漏 极与电流源II的输出端连接，栅极与PM0S管M2的漏极连接，源极接地。 如图4所示，是本实用新型所述全差分放大器的实施例三的电路原理图；本实施 例包括四个NM0S管M1N、 M2N、 M3N、 M4N，六个PM0S管M1P、M2P、 M3P、 M4P、 M5P、 M6P，十个电 流源II、 12、 13、 14、 15、 16、 17、 18、 19、 110，电压源VDD， NMOS管M1N、 M2N，电流源II， PMOS 管M5P、M6P形成本全差分放大器的共模反馈电路。 NMOS管M1N的漏极与电流源12的输出端连接，源极与电流源II的输入端连接； NM0S管M2N的漏极与电流源13的输出端连接，源极与电流源II的输入端连接；PM0S管M1P 的栅极与NMOS管MIN的栅极连接，漏极与电流源110的输入端连接，源极与电流源14的输 出端连接；PMOS管M2P的栅极与NMOS管M2N的栅极连接，漏极与电流源19的输入端连接， 源极与电流源14的输出端连接；PM0S管M3P的栅极与PM0S管M4P的栅极连接，源极同时与
6电流源12、 15的输出端连接，漏极与NM0S管M3N的漏极连接；PM0S管M4P的源极同时与电 流源13、 16的输出端连接，漏极与NM0S管M4N的漏极连接；NM0S管M3N的栅极与NM0S管 M4N的栅极连接，源极同时与电流源110、 18的输入端连接；NM0S管M4N的源极同时与电流 源19、 17的输入端连接；PM0S管M5P的栅极与PM0S管M3P的漏极连接，源极与电压源VDD 连接，漏极与电流源II的输入端连接；PM0S管M6P的栅极与PM0S管M4P的漏极连接，源极 与电压源VDD连接，漏极与电流源11的输入端连接；电流源11 、 17、 18、 19、 110的输出端接 地；电流源12、 13、 14、 15、 16的输入端与电压源VDD连接。 如图5所示，是本实用新型所述全差分放大器的实施例四的电路原理图；本实施 例包括四个PM0S管M1P、 M2P、 M3P、 M4P，六个NM0S管M1N、 M2N、 M3N、M4N、 M5N、 M6N，十个电 流源II、 12、 13、 14、 15、 16、 17、 18、 19、 110，电压源VDD， PM0S管M1P、 M2P，电流源II， NM0S 管M5N、M6N形成本全差分放大器的共模反馈电路。 NM0S管M1N的漏极与电流源12的输出端连接，源极与电流源II的输入端连接； NM0S管M2N的漏极与电流源13的输出端连接，源极与电流源II的输入端连接；PM0S管M1P 的栅极与NMOS管MIN的栅极连接，漏极与电流源110的输入端连接，源极与电流源14的输 出端连接；PMOS管M2P的栅极与NMOS管M2N的栅极连接，漏极与电流源19的输入端连接， 源极与电流源14的输出端连接；PM0S管M3P的栅极与PM0S管M4P的栅极连接，源极同时 与电流源12、 15的输出端连接，漏极与NM0S管M3N的漏极连接；PMOS管M4P的源极同时与 电流源13、 16的输出端连接，漏极与NMOS管M4N的漏极连接；NMOS管M3N的栅极与NMOS 管M4N的栅极连接，源极同时与电流源110、 18的输入端连接；NM0S管M4N的源极同时与电 流源19、 17的输入端连接；NMOS管M5N的栅极与PMOS管M3P的漏极连接，源极接地，漏极 与电流源14的输出端连接；NMOS管M6N的栅极与PMOS管M4P的漏极连接，源极接地，与电 流源14的输出端连接；电流源II、 17、 18、 19、 110的输出端接地；电流源12、 13、 14、 15、 16 的输入端与电压源VDD连接。 以上四个实施例中，全差分放大器的共模反馈电路结构相同，即都由两个PMOS 管、两个NMOS管以及一个电流源组成。 以下结合图2，对本实用新型的工作原理做进一步说明。 如图6所示，是图2所示全差分放大器放大器的工作原理示意图；全差分放大器 的共模输出电压Vcm in输入到PMOS管M3和M4的栅极，若Vcm in增加，由于电流源II、 12、 13 不是理想电流源，则结点P电压会下降，全差分放大器共模输出电压V。m。ut也会下降。这样 PMOS管M3、 M4，电流源Il，全差分放大器的输入级NMOS管Ml、 M2形成一个负反馈，调节全 差分放大器的共模输出电压。 如图7所示，是图2所示全差分放大器共模反馈电路的等效电路示意图；共模反馈 环路的环路增益Av可由本等效电路计算得到 Av = GmRout (Gm是折叠式共源共栅增益运算放大器的输入跨导；Rout是折叠式共
源共栅增益运算放大器的输出阻抗) Gm " gm3 (gm3是PMOS管M3的跨导) Rout = gmlr01(rOI1〃ro3)〃rOI2(gml是NMOS管Ml的跨导，r0l是NMOS管Ml的输出 电阻，r。n是电流源II的输出电阻，r。3是PMOS管M3的输出电阻，r。I2是电流源12的输出 电阻)[0032] 贝U : Av = gm3 (gmlrolroI1〃ro3〃roI2); 接下来计算输出共模电平VCM : PM0S管M3的直流工作电流I<formula>formula see original document page 8</formula> 忽略沟道调制效应，根据MOS器件在饱和区的电压电流方程 ^ =《^(Fes -R)2 (K为MOS管的特性参数，Vt为MOS管的阈值电压)，则
^GS 一 <formula>formula see original document page 8</formula> 由以上计算可知，选择合适的电流源II、 12以及PM0S管M3、M4尺寸，就可以得到 合适的输出共模电平VCM。
权利要求一种全差分放大器，其特征在于，包括第一正半导体金属氧化物NMOS管、第二NMOS管、第一负半导体金属氧化物PMOS管、第二PMOS管、第一电流源、第二电流源、第三电流源、电压源，其中，所述第一NMOS管的漏极与所述第二电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第二NMOS管的漏极与所述第三电流源的输出端连接，源极与所述第一电流源的输入端相连；所述第一PMOS管的栅极与所述第一NMOS管的漏极连接，源极与所述电压源连接，漏极与所述第一电流源的输入端连接；所述第二PMOS管的栅极与所述第二NMOS管的漏极连接，源极与所述电压源连接，漏极与所述第一电流源的输入端连接；所述第一电流源的输出端接地；所述第二电流源的输入端及所述第三电流源的输入端均与所述电压源连接。
2. —种全差分放大器，其特征在于，包括第一 PMOS管、第二 PMOS管、第一 NM0S管、第 二 NMOS管、第一电流源、第二电流源、第三电流源、电压源，其中，所述第一 PMOS管的漏极 与所述第二电流源的输入端连接，源极与所述第一电流源的输出端连接；所述第二PMOS管 的漏极与所述第三电流源的输入端连接，源极与所述第一电流源的输出端相连；所述第一 NMOS管的栅极与所述第一 PMOS管的漏极连接，源极接地，漏极与所述第一电流源的输出端 连接；所述第二 NMOS管的栅极与所述第二 PMOS管的漏极连接，源极接地，漏极与所述第一 电流源的输出端连接；所述第一电流源的输入端与所述电压源连接；所述第二电流源的输 出端及所述第三电流源的输出端均接地。
3. —种全差分放大器，其特征在于，包括第一 NMOS管、第二 NMOS管、第三NMOS管、第 四NMOS管，第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS 管、第一电流源、第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第七电流 源、第八电流源、第九电流源、第十电流源、电压源，其中，所述第一NMOS管的漏极与所述第 二电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第二 NMOS管的漏极与 所述第三电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第一 PMOS管的 栅极与所述第一 NMOS管的栅极连接，漏极与所述第十电流源的输入端连接，源极与所述第 四电流源的输出端连接；所述第二 PMOS管的栅极与所述第二 NMOS管的栅极连接，漏极与 所述第九电流源的输入端连接，源极与所述第四电流源的输出端连接；所述第三PMOS管的 栅极与所述第四PMOS管的栅极连接，源极同时与所述第二及第五电流源的输出端连接，漏 极与所述第三NMOS管的漏极连接；所述第四PMOS管的源极同时与所述第三及第六电流源 的输出端连接，漏极与所述第四NMOS管的漏极连接；所述第三NMOS管的栅极与所述第四 NMOS管的栅极连接，源极同时与所述第十及第八电流源的输入端连接；所述第四NMOS管 的源极同时与所述第九及第七电流源的输入端连接；所述第五PMOS管的栅极与所述第三 PMOS管的漏极连接，源极与所述电压源连接，漏极与所述第一电流源的输入端连接；所述 第六PMOS管的栅极与所述第四PMOS管的漏极连接，源极与所述电压源连接，漏极与所述第 一电流源的输入端连接；所述第一、第七、第八、第九以及第十电流源的输出端接地；所述 第二、第三、第四、第五、第六电流源的输入端与所述电压源连接。
4. 一种全差分放大器，其特征在于，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四 PMOS管，第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、 第一电流源、第二电流源、第三电流源、第四电流源、第五电流源、第六电流源、第七电流源、 第八电流源、第九电流源、第十电流源、电压源，其中，所述第一NMOS管的漏极与所述第二电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第二 NM0S管的漏极与所 述第三电流源的输出端连接，源极与所述第一电流源的输入端连接；所述第一 PMOS管的栅 极与所述第一 NMOS管的栅极连接，漏极与所述第十电流源的输入端连接，源极与所述第四 电流源的输出端连接；所述第二PMOS管的栅极与所述第二NMOS管的栅极连接，漏极与所述 第九电流源的输入端连接，源极与所述第四电流源的输出端连接；所述第三PMOS管的栅极 与所述第四PMOS管的栅极连接，源极同时与所述第二及第五电流源的输出端连接，漏极与 所述第三NMOS管的漏极连接；所述第四PMOS管的源极同时与所述第三及第六电流源的输 出端连接，漏极与所述第四NMOS管的漏极连接；所述第三NMOS管的栅极与所述第四NMOS 管的栅极连接，源极同时与所述第十及第八电流源的输入端连接；所述第四NMOS管的源极 同时与所述第九及第七电流源的输入端连接；所述第五NMOS管的栅极与所述第三PMOS管 的漏极连接，源极接地，漏极与所述第四电流源的输出端连接；所述第六NMOS管的栅极与 所述第四PMOS管的漏极连接，源极接地，漏极与所述第四电流源的输出端连接。
专利摘要一种全差分放大器，包括两个正半导体金属氧化物NMOS管、两个负半导体金属氧化物PMOS管、三个电流源和一个电压源；第一NMOS管的漏极与第二电流源的输出端连接，源极与第一电流源的输入端连接；第二NMOS管的漏极与第三电流源的输出端连接，源极与第一电流源的输入端相连；第一PMOS管的栅极与第一NMOS管的漏极连接，源极与所述电压源连接，漏极与第一电流源的输入端连接；第二PMOS管的栅极与第二NMOS管的漏极连接，源极与电压源连接，漏极与第一电流源的输入端连接；第一电流源的输出端接地；第二电流源的输入端及第三电流源的输入端均与电压源连接。本实用新型与现有技术相比，电路结构简单，节省了集成电路面积。
文档编号H03F3/45GK201523360SQ20092013229
公开日2010年7月7日 申请日期2009年5月25日 优先权日2009年5月25日
发明者周莉 申请人:中兴通讯股份有限公司