信号处理装置、信号处理方法、信号处理用集成电路及电视接收机的制作方法

专利名称：信号处理装置、信号处理方法、信号处理用集成电路及电视接收机的制作方法
技术领域：
本发明涉及一种包含可重构电路的信号处理装置，尤其涉及用于缩短从供电起至 开始处理为止的起动时间的技术。
背景技术：
已知制造后可变更逻辑电路结构的PLD (Programmable Logic Device)或 FPGA (Field Programmable Gate Array)等可重构电路(例如专利文献1和专利文献2)。可重构电路通过提供定义了内部元件的连接形态的数据(下面称为‘结构信 息’)，可变更为对应于该结构信息的逻辑结构。因此，与制造后不能变更电路结构的通常 LSI (Large Scale Integration)相比，可重构电路由于可简单地实现仅通过改写结构信息 就可进行其他处理的电路，所以具有可用于各种设备的长处。但是，可重构电路在断开供电的状态下，由于不能保持变更后的逻辑结构，所以需 要当开始供电时重新提供结构信息。从开始提供结构信息起，至完成提供后使可重构电路 用作执行对应于该结构信息的处理的电路(下面称为‘重构’)为止，一般需要数十ms 数 百ms左右，存在从供电起至可开始处理为止的起动时间长的问题。对此，已知如下方法，即在从供电起至可重构电路的重构完成为止的期间，让专用 ICdntegrated Circuit)执行处理，在重构完成之后，切换为可重构电路执行的处理(例 如专利文献3)。专利文献1 日本特许公开2001-291484号公报专利文献2 日本特许公开2000-151388号公报专利文献3 日本特许公开2006-279322号公报但是，在专利文献3的方法中，由于使用专用IC进行处理，所以为了嵌入不同功能 的设备中，产生需要将该IC重新制作成该设备专用的问题。

发明内容
因此，本发明鉴于上述问题做出，其目的在于，提供一种信号处理装置、信号处理 方法、信号处理用集成电路及电视接收机，不通过在重构中使用专用IC的手法，就可缩短 从供电起至开始处理为止的起动时间。为了解决上述课题，根据本发明的信号处理装置，包含可变更逻辑结构的第1可 重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部装置 之间交换的信号的处理，其特征在于，具备存储器，存储各可重构电路的重构所需的第1 结构信息和第2结构信息；和控制单元，在基于第1结构信息的第1可重构电路的重构完成 之后，且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外 部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路 的信号传送路径，在第2可重构电路中的所述重构完成之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。发明效果具备上述结构的本发明的信号处理装置，可在第2可重构电路的重构未完成的第 1时刻，在外部装置与内部装置之间交换实施完成了重构的第1可重构电路执行的处理的 信号。即，本发明的信号处理装置与等待第2可重构电路的重构完成而在外部装置与内部 装置之间开始交换信号的情况相比，可缩短从供电起至外部装置与内部装置之间开始交换 信号为止的起动时间。另外，也可以是完成了重构的第1可重构电路执行所述内部装置对应的内部格式 信号与所述外部装置对应的外部格式信号之间的格式变换处理，所述外部格式与内部格式 不同，完成了重构的第2可重构电路对内部格式的信号执行不变更格式而变更该信号表示 的内容的处理，所述信号处理装置包含选择器，该选择器切换涉及到在连结第1可重构电 路与内部接口的路径上是否插入第2可重构电路的连接形态，所述控制单元，通过从所述 存储器依次向第1可重构电路提供第1结构信息，向第2可重构电路提供第2结构信息，从 而执行各可重构电路中的所述重构，在第1时刻，将所述选择器切换为不插入第2可重构电 路的连接形态，在第2时刻，将所述选择器切换为插入第2可重构电路的连接形态。由此，由于完成了重构的第1可重构电路执行外部装置与内部装置之间为了交换 信号所需的、各装置对应的信号格式间的变换处理，所以本发明的信号处理装置可不等待 第2可重构电路的重构完成就在外部装置与内部装置之间开始交换信号。S卩，可缩短至外 部装置与内部装置之间开始交换信号的起动时间。另外，通过改写第1结构信息的内容，可变更完成了重构的第1可重构电路执行的 格式变换处理的内容，所以本发明的信号处理装置无论连接的外部装置的种类如何，均可 缩短至外部装置与内部装置之间开始交换信号的起动时间。另外，也可以是所述外部装置是输入图像信号的输入装置，完成了重构的第1可 重构电路执行将经所述外部接口从所述输入装置输入的外部格式的图像信号变换为内部 格式的图像信号的处理，作为所述格式变换处理，并送出该处理后的内部格式的图像信号， 完成了重构的第2可重构电路对从完成了重构的第1可重构电路送出的所述内部格式的图 像信号执行图像的补正处理，作为变换所述信号表示的内容的处理，并送出到所述内部接由此，内部装置由于在第1时刻接受内部格式的图像信号，所以可开始基于该图 像信号的处理，由于在第2时刻接受实施了图像补正处理的内部格式的图像信号，所以通 过实施高画质化这样的补正处理，可执行基于高画质的图像信号的处理。即，本发明的信号 处理装置可在从开始供电后较早的时间开始处理，随着时间的经过，可执行基于更高画质 的图像的处理。另外，也可以是所述信号处理装置还包含可变更逻辑结构的第3可重构电路和第 4可重构电路，还与显示装置连接，所述存储器还存储第3可重构电路和第4可重构电路的 重构所需的第3结构信息和第4结构信息，所述信号处理装置还具备第2控制单元，所述第 2控制单元在基于第3结构信息的第3可重构电路的重构完成了之后，且基于第4结构信息 的第4可重构电路的重构完成之前的时刻，在连结与所述显示装置连接的第2外部接口和 与第2内部装置连接的第2内部接口的路径上，形成插入第3可重构电路的第2信号传送路径，在第4可重构电路中的所述重构完成了之后的时刻，变更所述第2信号传送路径，以 便在连结第3可重构电路与第2内部接口的路径上，插入第4可重构电路，所述第2控制单 元在所述第1可重构电路中的所述重构完成了之后，从所述存储器依次向第3可重构电路 提供第3结构信息，向第4可重构电路提供第4结构信息，从而使第3可重构电路和第4可 重构电路执行重构。由此，可与内部装置根据来自上述输入装置的图像信号执行处理并行，在第4可 重构电路的重构未完成的时刻，根据对来自第2内部装置的信号实施了完成了重构的第3 可重构电路执行的处理的信号，显示装置进行显示。例如，在将上述内部装置接受到的图像 信号送出到第2内部装置的情况下，可使从上述输入装置输入的图像信号显示于显示装置 中。另外，也可以是所述外部装置是显示装置，完成了重构的第2可重构电路对经所 述内部接口从所述内部装置接受到的内部格式的图像信号执行图像的补正处理，作为变更 所述信号表示的内容的处理，并将该处理后的内部格式的图像信号送出到完成了重构的第 1可重构电路，完成了重构的第1可重构电路执行将从完成了重构的第2可重构电路接受到 的所述内部格式的图像信号变换为外部格式的图像信号的处理，作为所述格式变换处理， 并将该处理后的外部格式的图像信号经所述外部接口输出到所述显示装置。由此，显示装置由于在第1时刻接受外部格式的图像信号，所以可根据该图像信 号开始显示，由于在第2时刻接受实施了图像补正处理的外部格式的图像信号，所以通过 实施高画质化这样的补正处理，可显示高画质的图像。即，本发明的信号处理装置可在从开 始供电后较早的时间首先开始显示图像，随着时间的经过，显示更高画质的图像。另外，也可以是所述信号处理装置还包含可变更逻辑结构的第3可重构电路，压 缩所述存储器中存储的第2结构信息，所述存储器还存储第3可重构电路的重构所需的非 压缩第3结构信息，所述控制单元进一步地，在基于第1结构信息的第1可重构电路的重构 完成了之后，且开始向第2可重构电路提供第2结构信息之前的时刻，通过从所述存储器向 第3可重构电路提供第3结构信息来执行重构，基于第3结构信息的完成了重构的第3可 重构电路解压从所述存储器中读出的第2结构信息，所述控制单元通过提供由完成了重构 的第3可重构电路解压后的第2结构信息，来执行第2可重构电路中的所述重构。由此，利用第3结构信息完成了重构的第3可重构电路解压压缩后的第2结构信 息，所以与未压缩第2结构信息的情况一样，可让第2可重构电路执行重构，并且，将第2结 构信息压缩后存储在存储器中，所以可抑制存储器存储的数据量。另外，也可以是所述存储器还存储第3可重构电路的重构所需的非压缩的第4结 构信息，所述控制单元在第2可重构电路中的所述重构完成了之后，通过从所述存储器向 第3可重构电路提供第4结构信息，来执行重构，并且，变更所述信号传送路径，以便在连结 第2可重构电路与所述内部接口的路径上，插入第3可重构电路。由此，在利用用于作为执行与第2结构信息的解压处理不同处理的电路发挥作用 的第4结构信息来重构第3可重构电路的情况下，可有效利用第3可重构电路。这是因为 基于解压后的第2结构信息的第2可重构电路的重构完成之后，不需要执行解压第2结构 信息的处理的第3可重构电路。另外，也可以是所述信号处理装置还包含可变更逻辑结构的第3可重构电路和第4可重构电路，压缩所述存储器中存储的第2结构信息，所述存储器还存储第3可重构电路 和第4可重构电路的重构所需的非压缩的第3结构信息、第4结构信息和第5结构信息，所 述控制单元进一步地，在基于第1结构信息的第1可重构电路的重构完成了之后，且开始向 第2可重构电路提供第2结构信息之前的时刻，通过从所述存储器提供第5结构信息，来使 第4可重构电路执行重构，基于第5结构信息的重构完成了的第4可重构电路，通过从所述 存储器提供第3结构信息，使第3可重构电路执行重构，基于第3结构信息的重构完成了的 第3可重构电路，解压从所述存储器中读出的第2结构信息，所述完成了重构的第4可重构 电路通过提供由所述完成了重构的第3可重构电路解压后的第2结构信息，使第2可重构 电路执行所述重构，在该重构完成了之后，通过从所述存储器向第3可重构电路提供第4结 构信息，来执行重构，并且，变更所述信号传送路径，以便在连结第2可重构电路与所述内 部接口的路径上，插入第3可重构电路。由此，由于基于第5结构信息的重构完成了的第4可重构电路执行涉及第2可重 构电路的重构的控制，所以控制单元不必执行该控制，可减轻控制单元的负荷。另外，与未压缩第2结构信息的情况一样，可让第2可重构电路执行重构，并且，将 第2结构信息压缩后存储在存储器中，所以可抑制存储器存储的数据量。另外，在利用用于作为执行与第2结构信息的解压处理不同处理的电路作用的第 4结构信息来重构第3可重构电路的情况下，可有效利用第3可重构电路。另外，也可以是所述存储器还存储第4可重构电路的重构所需的非压缩的第6结 构信息，所述控制单元还在第3可重构电路中的基于第4结构信息的所述重构完成了之后， 通过从所述存储器提供第6结构信息，来使第4可重构电路执行重构。由此，在利用用于作为执行与涉及第2可重构电路和第3可重构电路的重构的控 制处理不同处理的电路发挥作用的第6结构信息来重构第4可重构电路的情况下，可有效 利用第4可重构电路。这是因为在第2可重构电路和第3可重构电路的重构完成之后，不 需要执行涉及这些重构的控制处理的第4可重构电路。另外，为了解决上述课题，本发明的信号处理用集成电路，包含可变更逻辑结构的 第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部 装置之间交换的信号的处理，其特征在于，具备存储器，存储各可重构电路的重构所需的 第1结构信息和第2结构信息；和控制单元，在基于第1结构信息的第1可重构电路的重构 完成了之后，且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与 所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重 构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述 信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。通过具备上述结构，本发明的信号处理用集成电路可在第2可重构电路的重构未 完成的第1时刻，在外部装置与内部装置之间交换实施了完成了重构的第1可重构电路执 行的处理的信号。即，本发明的信号处理用集成电路与等待第2可重构电路的重构完成而 在外部装置与内部装置之间开始交换信号的情况相比，可缩短从供电起至外部装置与内部 装置之间开始交换信号为止的起动时间。另外，也可以是所述信号处理用集成电路还包含可变更逻辑结构的第3可重构电 路和第4可重构电路，与第2外部装置连接，所述存储器还存储第3可重构电路和第4可重构电路的重构所需的第3结构信息和第4结构信息，所述信号处理用集成电路还具备第2 控制单元，所述第2控制单元，在基于第3结构信息的第3可重构电路的重构完成了之后， 且基于第4结构信息的第4可重构电路的重构完成之前的时刻，在连结与所述第2外部装 置连接的第2外部接口和与第2内部装置连接的第2内部接口的路径上，形成插入第3可 重构电路的第2信号传送路径，在第4可重构电路中的所述重构完成了之后的时刻，变更所 述第2信号传送路径，以便在连结第3可重构电路与第2内部接口的路径上，插入第4可重 构电路，所述第2控制单元在所述第1可重构电路中的所述重构完成了之后，从所述存储器 依次向第3可重构电路提供第3结构信息，向第4可重构电路提供第4结构信息，从而使第 3可重构电路和第4可重构电路执行重构。由此，可与上述外部装置与内部装置之间交换信号并行，在第4可重构电路的重 构未完成的时刻，在第2内部装置与第2外部装置之间交换实施了完成了重构的第3可重 构电路执行的处理的信号。另外，为了解决上述课题，本发明的电视接收机，包含可变更逻辑结构的第1可重 构电路及第2可重构电路和显示器，利用依次重构的各可重构电路，进行涉及输出到所述 显示器的广播信号的处理，其特征在于，具备存储器，存储各可重构电路的重构所需的第 1结构信息和第2结构信息；和控制单元，在基于第1结构信息的第1可重构电路的重构完 成了之后、且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所 述显示器连接的外部接口和与执行涉及接收到的广播信号的处理的内部装置连接的内部 接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构 完成了之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的 路径上，插入第2可重构电路。通过具备上述结构，本发明的电视接收机可在第2可重构电路的重构未完成的第 1时刻，向显示器输出实施了完成了重构的第1可重构电路执行的处理的广播信号。即，本 发明的电视接收机与等待第2可重构电路的重构完成而开始向显示器输出广播信号的情 况相比，可缩短从供电起至开始显示为止的起动时间。


图1是包含信号处理装置1000的摄像机的功能框图。图2是表示控制部130进行的控制处理的流程图。图3是表示控制部230进行的控制处理的流程图。图4是表示重构阵列A H的动作的定时图。图5是包含信号处理装置1100的便携电话机的功能框图。图6是包含信号处理装置1200的电视接收机的功能框图。图7是包含信号处理装置1300的硬盘录像机的功能框图。图8是包含信号处理装置2000的电视接收机的功能框图。图9是表示由控制部320和利用结构信息sq重构的重构阵列α执行的控制处理 的流程图。符号说明1、3摄像机
2、4液晶显示器5显示面板6电视接收机IOAV 编码器11媒体控制部12、13、15、17AV 解码器14调制解调器16、18 调谐器20存储卡30、31、32 天线90 闪存100重构输入部110输入部120、210、310 重构阵列部121 123、211_214 选择器130、230、330 控制部140、240 缓冲器200、300重构输出部220输出部1000、1100、1200、1300、2000 信号处理装置
具体实施例方式以下，参照

根据本发明的信号处理装置的一实施形态。《实施形态》< 结构 >首先，说明实施形态所涉及的信号处理装置1000的结构。图1是包含信号处理装置1000的电视摄像机的功能框图。如图1所示，信号处理装置1000与作为外部装置的摄像机1及液晶显示器2、和 作为内部装置的AV编码器10及AV解码器12连接，包含闪存90、重构输入部100、缓冲器 140、重构输出部200和缓冲器240构成。这里，以信号处理装置1000与摄像机1及液晶显示器2连接后、组装为电视摄 像机来利用的情况为例来进行说明，但如后所述，信号处理装置1000包含可重构电路 (reconfigurable circuit)，除与摄像机1及液晶显示器2不同的摄像机或显示器外，还可 与摄像机或显示器以外的外部装置连接后组装为各种设备来加以利用。下面，作为重构输入部100与重构输出部200由一个LSI构成的实例来说明，但也 可由不同的LSI构成。这里，说明信号处理装置1000连接的各要素。摄像机1具有如下功能，即以一定的帧速率(例如30fps (frame per second)进 行摄像，将依次生成的图像信号输入到重构输入部100。下面，作为一例，作为该图像信号包括分别由8位构成的R(Red)信号、G(Green)信号、B(Blue)信号的实例来说明。液晶显示器2具有根据对应的格式的图像信号来显示图像的功能。下面，作为一 例，作为液晶显示器2对应的格式的图像信号包括分别由8位构成的R信号、G信号、B信 号，向各信号附加同步信号的实例来说明。AV编码器10具有如下功能，即对对应的格式的图像信号，实施基于MPEG(M0ving Picture Experts Group)方式的压缩编码处理，生成压缩编码数据，并送出到媒体控制部 11。下面，作为一例，作为AV编码器10对应的格式的图像信号包括分别由8位构成的Y(亮 度)信号、U(色差、B-Y)信号、V(色差、R-Y)信号的实例来说明。这里，媒体控制部11具有如下功能将从AV编码器10接受的压缩编码数据存储 在存储卡20中的功能；和对应于来自AV解码器12的请求，读出存储卡20中存储的压缩编 码数据，并送出到AV解码器12的功能。AV解码器12具有如下功能，即根据MPEG方式解码从媒体控制部11接受的压缩编 码数据，并将解码后的图像信号(YUV格式的信号)送出到重构输出部200。接着，说明信号处理装置1000具备的各结构要素。闪存90是存储用于将重构输入部100和重构输出部200重构为执行期望图像处 理的电路的各结构信息(A H)的存储器，各结构信息的数据尺寸为数百k字节左右。重构输入部100包含输入部110、重构阵列部120和控制部130，具有如下功能，即 通过根据结构信息来变更重构阵列部120中的电路结构，将对从摄像机1输入的图像信号 实施了既定处理后的信号输出到AV编码器10。这里，输入部110是用于连接摄像机1与重构输入部100的接口，具有将从摄像机 1输入的图像信号(RGB格式的信号)传递到重构阵列部120的功能。重构阵列部120包含重构阵列(reconfigurable array)A D与选择器121 123来构成。这里，通过提供从闪存90读出、存储在缓冲器140中的任一结构信息，从而各重构 阵列(A D)作为对输入的图像信号执行既定处理并送出处理后的图像信号的电路发挥功 能；各重构阵列(A D)由PLD、FPGA等可重构电路来实现。另外，各选择器(121 123)具有如下功能，即根据来自控制部130的控制，选择 前级的重构阵列(B D)的处理前的信号与处理后的信号这两个信号的任一个并送出。如 图1所示，选择器121、122将选择到的信号送出到选择器122、123，选择器123将选择到的 信号送出到AV编码器10。另外，各选择器在初始状态(开始向信号处理装置1000供电之 后的状态)下，被控制部130控制，以选择前级的可重构电路(B D)的处理前的信号。
下面，具体说明各重构阵列的功能。通过提供结构信息A，重构阵列A用作如下电路，即执行将经输入部110由摄像机 1输入的图像信号(RGB格式的信号)变换为AV编码器10对应的格式的图像信号(YUV格 式的信号)的处理(下面称为‘处理A’)，送出处理A后的信号。AV编码器10对应的格式的图像信号是YUV格式的信号，由于AV编码器10处理来 自摄像机1的图像信号，所以处理A认为是必须的处理。另外，通过提供结构信息B，重构阵列B用作如下电路，对从重构阵列A送出的处理 A后的图像信号，执行补正图像上欠缺的象素的处理(下面称为‘处理B’)，送出处理B后的图像信号。另外，通过提供结构信息C，重构阵列C用作如下电路，对从重构阵列B送出的处 理B后的图像信号，执行调整对比度及亮度的处理(下面称为‘处理C’)，送出处理C后的 图像信号。另外，通过提供结构信息D，重构阵列D用作如下电路，对从重构阵列C送出的处理 C后的图像信号，执行调整色度的处理(下面称为‘处理D’)，送出处理D后的图像信号。上述处理B D相当于用于高画质化从摄像机1输入的图像信号的图像补正处 理。在对来自摄像机1的图像信号、即便不执行处理B D、AV编码器10也可执行上述压 缩编码处理这点上，处理B D可以说是附加的处理。通常，对于每个摄像机生成的图像，具有对比度、亮度、色度等中的一定的特性，以 便即使在相同环境下摄像的情况下，也因摄像机种类不同，或生成亮的图像，或生成暗的图 像。因此，确定处理C、D的内容，以便对应于从摄像机1输入的图像的对比度等特性，将该 特性补正成预先设定的一定的标准特性。另外，各结构信息(A D)由电视摄像机的制造 商等定义成实现处理A D的内容，存储在闪存90中。控制部130具有控制向各重构阵列提供闪存90中存储的结构信息A D、和切换 各选择器选择的信号的功能。该功能由被编程的电路(处理器)实现。另外，控制部130 存储各结构信息(A D)的尺寸。缓冲器140与各重构阵列(A D)及闪存90连接，具有暂时存储由控制部130从 闪存90中读出的结构信息A D、并向从控制部130指示的重构阵列提供所指示的结构信 息的功能。缓冲器140设置成补偿闪存90和缓冲器140之间的数据宽度(例如8位)与 缓冲器140和各重构阵列(A D)之间的数据宽度(例如1位)的差。重构输出部200包含重构阵列部210、输出部220及控制部230，具有如下功能，即 通过根据闪存90中存储的结构信息来变更重构阵列部210中的电路结构，从而将对从AV 解码器12接受到的解码后的图像信号(YUV格式的信号)实施了既定处理后的图像信号输 出到液晶显示器2。这里，重构阵列部210包含重构阵列E H与选择器211 213来构成。重构阵 列E H与重构阵列A D、选择器211 213与选择器121 123基本一样，所以下面主 要说明不同点。选择器211 213与选择器121 123 —样，根据来自控制部230的控制选择两 个信号的任一个后送出，但与选择器121 123的不同之处在于，选择从AV解码器12送出 的图像信号与前级重构阵列(H F)的处理后的信号的任一个，并送出到后级的重构阵列 (G E)。各选择器在初始状态(开始向信号处理装置1000供电之后的状态)下，被控制 部230控制，以选择从AV解码器12送出的图像信号。下面，具体说明各重构阵列(E H)的功能。通过提供结构信息E，重构阵列E作为如下电路发挥功能，即执行将从选择器211 送出的图像信号(YUV格式的信号)变换为液晶显示器2对应的格式的图像信号(附加了 同步信号的RGB格式的信号)的处理(下面称为‘处理E’)，送出处理E后的信号。由于液晶显示器2对应的格式的图像信号是附加了同步信号的RGB格式的信号， 因此处理E根据来自AV解码器12的图像信号(YUV格式的信号)使图像显示于液晶显示器2中，可以说是必须的处理。另外，通过提供结构信息F，重构阵列F作为如下电路发挥功能，对从选择器212送 出的图像信号，执行调整亮度的处理(下面称为‘处理F’)，将处理F后的图像信号送出到 选择器211。另外，通过提供结构信息G，重构阵列G作为如下电路发挥功能，对从选择器213送 出的图像信号，执行调整对比度的处理(下面称为‘处理G’)，将处理G后的图像信号送出 到选择器212。另外，通过提供结构信息H，重构阵列H作为如下电路发挥功能，对从AV解码器12 送出的解码后的图像信号，执行调整色度的处理(下面称为‘处理H’)，将处理H后的图像 信号送出到选择器213。上述处理F H相当于用于高画质化来自AV解码器12的图像信号的图像补正处 理，与上述处理B D —样，可以说是附加的处理。与上述摄像机的情况一样，通常，对于每个显示器，具有对比度、亮度、色度等中的 一定特性，以便即使在根据相同的图像信号显示的情况下，也因显示器种类不同，或显示亮 的图像，或显示暗的图像。因此，确定处理F H的内容，以便对应于液晶显示器2中显示的图像的对比度、 亮度、色度等一定特性，将该特性补正成上述标准特性。即，由于通过上述处理C、D，将来自 摄像机1的图像信号补正为该标准特性，所以确定处理F H，以便可保持该标准特性来显 示。另外，各结构信息(E H)由电视摄像机的制造商等定义成实现处理E H的内容，存 储在闪存90中。输出部220是用于连接重构输出部200与液晶显示器2的接口，具有将从重构输 出部200输出的图像信号(附加了同步信号的RGB格式的信号)传送到液晶显示器2的功 能。控制部230与控制部130 —样，对向各重构阵列(E H)提供各结构信息(E H) 和切换各选择器oil 213)选择的信号进行控制。缓冲器240与缓冲器140 —样，暂时存储由控制部230从闪存90中读出的结构信 息E H，并向从控制部230指示的重构阵列提供所指示的结构信息。连接的闪存90、各重 构阵列(E H)间的数据宽度也与缓冲器140 —样。图1中，虽未特别图示，但当从闪存90向各缓冲器(140J40)读出结构信息时，为 了访问不竞争，通过控制部130与控制部230交换通知，取得同步。下面说明细节。〈动作〉下面，说明具备上述结构的信号处理装置1000的动作。〈控制部130>图2是表示控制部130进行的控制处理的流程图。下面，根据该图来说明控制部130的动作。若开始向信号处理装置1000供电，则控制部130控制重构阵列部120内的各选择 器(121 123)，以选择前级的重构阵列(B D)的处理前的信号(步骤Si)。控制部130将闪存90中存储的结构信息A D依次读出到缓冲器140 (步骤S2)， 开始将读出到缓冲器140的结构信息A提供给重构阵列A(步骤S3)。控制部130若完成向缓冲器140读出一个结构信息，则向控制部230发出读出完成的通知，不执行下一结构信 息的读出、直到从控制部230发出读出完成了的通知为止。通过这样，与控制部230取得同 步，可防止对闪存90的访问竞争。根据是否将事先存储的结构信息A的尺寸大小的数据提供给重构阵列A，控制部 130判定重构阵列A的重构是否完成(步骤S4)，在未完成的情况下(步骤S4 否)，再次执 行步骤S4的处理，在完成的情况下(步骤S4 是)，开始向未执行重构的重构阵列提供读出 到缓冲器140的结构信息(步骤S5)。这里，每当执行步骤S5的处理时，控制部130按重构阵列B、C、D的顺序，执行重 构。即，当最初执行步骤S5时，开始向重构阵列B提供结构信息B。与上述步骤S4 —样，控制部130判定在步骤S5中开始提供结构信息的重构阵列 的重构是否完成(步骤S6)，在未完成的情况下(步骤S6:否)，再次执行步骤S6的处理， 在完成的情况下(步骤S6 是)，控制该重构完成了的重构阵列的后级选择器，以选择该重 构阵列的处理后的信号(步骤S7)。S卩，当最初执行步骤S7时，控制选择器121以选择重构阵列B的处理后的信号，当 接着执行步骤S7时，控制选择器122以选择重构阵列C的处理后的信号，当最后执行步骤 S7时，控制选择器123以选择重构阵列D的处理后的信号。接着，控制部130判定是否还存在未执行重构的重构阵列(步骤S8)，在存在的情 况下(步骤S8:是)，再次从步骤S5开始进行处理，在不存在的情况下(步骤S8:否)，终止 控制处理。〈控制部230>图3是表示控制部230进行的控制处理的流程图。下面，根据图3来说明控制部230的动作，由于控制部230的动作与上述控制部 130基本一样，所以简单说明。若开始向信号处理装置1000供电，则控制部230控制重构阵列部210内的各选择 器Oll 213)，以选择从AV解码器12送出的信号(步骤S11)。控制部230将闪存90中存储的结构信息E H依次读出到缓冲器MO (步骤Sl2)， 开始将读出到缓冲器MO的结构信息E提供给重构阵列E(步骤S13)。控制部230为了与 上述控制部130取得同步，若从控制部130发出读出完成的通知，则开始向缓冲器240读出 一个结构信息，若该读出完成，则向控制部130发出读出完成的通知，不执行下一结构信息 的读出、直到再次从控制部130发出读出完成了的通知为止。控制部230与上述步骤S4 —样，判定重构阵列E的重构是否完成(步骤S14)，在 未完成的情况下(步骤S14:否)，再次执行步骤S14的处理，在完成的情况下(步骤S14: 是)，开始向未执行重构的重构阵列提供读出到缓冲器MO的结构信息(步骤S15)。此时， 控制部230按重构阵列F、G、H的顺序，执行重构。与上述步骤S14 —样，控制部230判定步骤S15中开始提供结构信息的重构阵列 的重构是否完成(步骤S16)，在未完成的情况下(步骤S16:否)，再次执行步骤S16的处 理，在完成的情况下(步骤S16 是)，控制该重构完成了的重构阵列的后级选择器，以选择 该重构阵列的处理后的信号(步骤S17)。即，当最初执行步骤S17时，控制选择器211以选择重构阵列F的处理后的信号，当接着执行步骤S17时，控制选择器212以选择重构阵列G的处理后的信号，当最后执行步 骤S17时，控制选择器213以选择重构阵列H的处理后的信号。接着，控制部230判定是否还存在未执行重构的重构阵列(步骤S18)，在存在的情 况下(步骤S18 是)，再次从步骤S15开始执行处理，在不存在的情况下(步骤S18 否)， 终止控制处理。〈各重构阵列〉图4是表示重构阵列A H的动作的定时图。下面，根据图4来说明各重构阵列的动作。Tl是开始向信号处理装置1000供电、接受控制部130的控制而开始从缓冲器140 向重构阵列A提供结构信息A的定时。在Tl，通过控制部130的控制，选择器121 123选 择前级的重构阵列(B D)的处理前的信号。T2是完成向重构阵列A提供结构信息A、重构阵列A开始处理A、另外接受控制部 230的控制而开始从缓冲器MO向重构阵列E提供结构信息E的定时。在T2，通过控制部 230的控制，选择器211 213选择从AV解码器12送出的图像信号。由于重构阵列A在T2开始处理A，所以从重构输入部100开始输出处理A后的信 号、即仅将来自摄像机1的图像信号(RGB格式的信号)变换为AV编码器10对应的YUV格 式信号的图像信号。因此，从T2起，AV编码器10可开始压缩编码处理。T3是完成向重构阵列E提供结构信息E、重构阵列E开始处理E、另外接受控制部 130的控制而开始从缓冲器140向重构阵列B提供结构信息B的定时。由于重构阵列E在T3开始处理E，所以从重构输出部200开始输出处理E后的信 号、即仅将来自AV解码器12的图像信号(YUV格式的信号)变换为液晶显示器2对应的、 附加了同步信号的RGB格式信号的图像信号。因此，从T3起，液晶显示器2可开始显示图 像。T4是完成向重构阵列B提供结构信息B、重构阵列B开始处理B、另外接受控制部 230的控制而开始从缓冲器MO向重构阵列F提供结构信息F的定时。在T4，通过控制部 130的控制，选择器121选择重构阵列B的处理后的信号。由于重构阵列B在T4开始处理B，所以从重构输入部100开始输出处理A及B后 的信号、即补正处理A后图像上欠缺的象素的图像信号。因此，从T4起，AV编码器10可对 执行了埋入欠缺的象素的补正的图像实施压缩编码处理。T5是完成向重构阵列F提供结构信息F、重构阵列F开始处理F、另外接受控制部 130的控制而开始从缓冲器140向重构阵列C提供结构信息C的定时。在T5，通过控制部 230的控制，选择器211选择重构阵列F的处理后的信号。由于重构阵列F在T5开始处理F，所以从重构输出部200开始输出处理E及F后 的信号、即对应于液晶显示器2中显示的图像的亮度特性来调整处理E后的信号亮度的图 像信号。因此，从T5起，液晶显示器2可显示调整亮度后的图像。同样，在T6，重构阵列C开始处理C，开始向重构阵列G提供结构信息G，在T7，重 构阵列G开始处理G，开始向重构阵列D提供结构信息D，在T8，重构阵列D开始处理D，开 始向重构阵列H提供结构信息H，在T9，重构阵列H开始处理H。结果，AV编码器10可从T6起对进一步调整了对比度和亮度的图像实施压缩编码处理，从T8起对进一步调整了色度的图像实施压缩编码处理。另外，液晶显示器2从T7起可显示进一步调整了对比度的图像，从T9起可显示进 一步调整了色度的图像。这样，AV编码器10不必等待执行处理B D的重构阵列B D的重构的完成，在 执行处理A的重构阵列A的重构完成的时刻(T2)，可开始压缩编码处理，液晶显示器2不必 等待执行处理F H的重构阵列F H的重构的完成，在执行处理E的重构阵列E的重构 完成的时刻(T3)，可开始显示图像。即，信号处理装置1000可缩短从开始供电至开始处理 的起动时间。另外，从开始向信号处理装置1000供电开始，随着时间经过，AV编码器10可对更 高画质化的图像实施压缩编码处理，液晶显示器2可显示更高画质的图像。〈其他适用例〉在上述实施形态中，以信号处理装置1000与摄像机1及液晶显示器2连接而组装 为电视摄像机来加以利用的情况为例进行说明，下面，简单说明与其他外部装置连接并组 装为其他设备来加以利用的情况的实例。〈便携电话机〉图5是包含信号处理装置1100的便携电话机的功能框图。如图5所示，信号处理装置1100与作为外部装置的摄像机3及液晶显示器4、和作 为内部装置的AV编码器10及AV解码器13连接，包含与信号处理装置1000 —样的要素来 构成。图5中的重构阵列I P是与实施形态的重构阵列A H相同的可重构电路。按 该顺序向重构阵列I、J、K、L提供结构信息I、J、K、L，按该顺序向重构阵列M、N、0、P提供 结构信息M、N、0、P，依次执行重构。这里，重构完成了的重构阵列I P的功能与实施形态中说明的重构完成了的重 构阵列A H的功能基本一样。但是，信号处理装置1100与信号处理装置1000中连接的 外部装置不同。因此，对应于该摄像机3输入的图像信号或液晶显示器4显示的图像的特 性，完成了重构的重构阵列I P执行的处理内容与完成了重构的重构阵列A H执行的 处理内容稍有不同，这点如上所述。另外，AV解码器13与实施形态中说明的AV解码器12不同，可解码经天线30及 调制解调器14接收到的动态图像数据(以MPEG方式压缩编码的图像数据)。因此，信号处理装置1100，能够对应于重构阵列M P的重构完成状况，从附加了 同步信号的仅变换为RGB格式的图像信号，变化到补正亮度、对比度、色度而高画质化的图 像信号的同时，进行基于该解码后的动态图像数据(YUV格式的信号)的向液晶显示器4的 图像信号的输出。〈电视接收机〉图6是包含信号处理装置1200的电视接收机的功能框图。如图6所示，信号处理装置1200与作为外部装置的显示面板5和作为内部装置的 AV解码器15连接，包含实施形态中说明的闪存90、重构输出部200及缓冲器240来构成。 闪存90中存储结构信息Q T。图6中的重构阵列Q T是与实施形态的重构阵列E H相同的可重构电路，按该顺序向重构阵列Q、R、S、T提供结构信息Q、R、S、T，依次执行重构。信号处理装置1200与信号处理装置1000不同，由于不存在重构输入部，所以控制 部230在从闪存90向缓冲器240读出结构信息时，不必与其他控制部取得同步。完成了重构的重构阵列Q与实施形态中说明的完成了重构的重构阵列E —样，具 有执行信号的格式变换的功能，但与完成了重构的重构阵列E的不同之处在于，将各信号 比率为4 4 4的YUV444格式的信号变换为附加了同步信号的RGB格式的信号。另外，信号处理装置1200与信号处理装置1000中连接的外部装置不同，所以完成 了重构的重构阵列R T执行的处理内容与完成了重构的重构阵列F H执行的处理内容 稍有不同，这点如上所述。另外，AV解码器15与实施形态中说明的AV解码器12不同，解码经天线31和调 谐器16接收到的数字广播数据。因此，信号处理装置1200，能够对应于重构阵列Q T的重构完成状况，从附加了 同步信号的仅变换为RGB格式的图像信号，变化到补正亮度、对比度、色度而高画质化的图 像信号的同时，进行基于该解码后的数字广播数据(YUV444格式的信号)的向显示面板5 的图像信号的输出。〈硬盘录像机〉图7是包含信号处理装置1300的硬盘录像机的功能框图。如图7所示，信号处理装置1300与作为外部装置的电视接收机6和作为内部装置 的AV解码器17连接，包含实施形态中说明的闪存90、重构输出部200及缓冲器240来构 成。图7中的重构阵列U X是与实施形态的重构阵列E H相同的可重构电路。按 该顺序向重构阵列u、v、w、x提供结构信息u、v、w、x依次执行重构。当读出结构信息时，控 制部230不必与其他控制部取得同步，这与上述信号处理装置1200的情况一样。完成了重构的重构阵列U与实施形态中说明的完成了重构的重构阵列E —样，具 有执行信号的格式变换的功能，但与完成了重构的重构阵列E的不同之处在于，将各信号 比率为4 2 0的YUV420格式的信号变换为由Y信号与C (色)信号构成的S (S^arate) 影像信号。另外，虽未详细说明完成了重构的重构阵列V X执行的处理，但如上所述，其是 对应于作为外部装置的电视接收机6显示的图像中的对比度等特性，通过补正图像信号来 高画质化的处理。另外，AV解码器17与AV解码器12不同，解码经天线31和调谐器16接收到的数字广播数据。因此，信号处理装置1300，能够对应于重构阵列U X的重构完成状况，从仅变换 了格式的S影像信号，变化到补正对比度、亮度、色度而高画质化的S影像信号的同时，进行 基于该解码后的数字广播数据(YUV420格式的信号)的向电视接收机6的输出。《变形例》在实施形态中，使用各重构阵列部(120、210)中包含4个重构阵列的实例来加以 说明，但考虑因信号处理装置执行的处理内容不同、需要使用更多的重构阵列的情况。在这种情况下，闪存90中存储的各结构信息的合计尺寸也增加。因此，下面说明变化为压缩多个结构信息中的部分结构信息并存储在闪存90中、当进行重构时、解压后提 供给该重构阵列的信号处理装置。下面，以将变形例的信号处理装置连接于作为外部装置的显示面板上、组装为电 视接收机加以利用的情况为例，以与用图6说明的包含信号处理装置1200的电视接收机的 不同点为中心进行说明。〈结构〉首先，说明根据变形例的信号处理装置2000的结构。图8是包含信号处理装置2000的电视接收机的功能框图。如图8所示，信号处理装置2000与作为外部装置的显示面板5和作为内部装置的 AV解码器15连接，包含闪存90、重构输出部300、缓冲器240来构成。图8中所示的AV解码器15、调谐器16、天线31与包含信号处理装置1200的电视 接收机(参照图6)的一样。这里，闪存90与实施形态中说明的一样，是存储各结构信息(Q、Sq、dc、R’ T’、Y、 Ζ)的存储器，但与实施形态的不同之处在于存储以霍夫曼编码法等方法压缩结构信息R T后的结构信息R’ Τ’。重构输出部300包含输出部220、重构阵列部310及控制部320。输出部220与信 号处理装置1200的重构阵列部210中的输出部220 —样。重构阵列部310包含重构阵列Q Τ、α及β、和选择器211-214来构成，除向重 构阵列部210附加重构阵列α及β、和选择器214外，基本一样。通过提供结构信息sq，重构阵列α作为如下电路发挥作用，即控制向重构阵列β 提供结构信息dc、及切换选择器214选择的信号，并且，执行重构阵列部210的控制部230 执行的控制处理的一部分。所谓控制部230执行的控制处理的一部分在后面详细说明，是向重构阵列R T 提供结构信息R T、及切换重构阵列R T各自的重构完成后的选择器211 213选择的 信号的控制。另外，通过提供结构信息Z，重构阵列α作为如下电路发挥作用，即与完成了重构 的重构阵列R T 一样，执行用于高画质化所输入的图像信号的图像补正处理。通过提供结构信息dc，重构阵列β作为如下电路发挥作用，即依次读出从闪存90 读出并存储在缓冲器MO中的结构信息R’ Τ’，并解压，将作为解压结果的结构信息R T依次送出到缓冲器Μ0。另外，通过提供结构信息Y，重构阵列β作为如下电路发挥作用，即与完成了重构 的重构阵列R T 一样，执行用于高画质化所输入的图像信号的图像补正处理。控制部320具有对控制部230执行的控制处理中由结构信息sq重构的重构阵列 α执行的控制处理以外的处理、与向重构阵列α的结构信息sq及Z的提供进行控制的功 能。〈动作〉图9是表示由控制部320和利用结构信息sq重构的重构阵列α执行的控制处理 的流程图。下面，根据图9来说明控制部320和重构阵列α的动作。
若开始向信号处理装置2000供电，则控制部320与控制部230 —样，控制重构阵 列部310内的各选择器011-214)，以选择从AV解码器15送出的信号(图9左侧流程的步 骤 Sll)。另外，控制部320与步骤S12 —样，将闪存90中存储的结构信息Q、sq、dc、R’ Τ’、Y、Z依次读出到缓冲器240 (步骤S31)，开始将读出到缓冲器MO的结构信息Q提供给 重构阵列Q (步骤S32)。控制部320不必与其它控制部取得同步，这与信号处理装置1200 的情况一样。与步骤S14 —样，控制部320判定重构阵列Q的重构是否完成(步骤S33)，在未完 成的情况下(步骤S33:否)，再次执行步骤S33的处理，在完成的情况下(步骤S33:是)， 开始向重构阵列α提供读出到缓冲器MO的结构信息sq(步骤S34)。与步骤S33 —样，控制部320判定重构阵列α的重构是否完成(步骤S35)，在未 完成的情况下(步骤S35 否)，再次执行步骤S35的处理。另一方面，在重构阵列α的重构完成的情况下(步骤S35 是)，开始由结构信息 sq重构的重构阵列α进行的控制处理(参照图9右侧的流程)。重构阵列α开始向重构阵列β提供读出到缓冲器240的结构信息dc (步骤S41)。与上述步骤S33等一样，重构阵列α判定重构阵列β的重构是否完成(步骤 S42)，在未完成的情况下(步骤S42 否)，再次执行步骤S42的处理。另外，在重构阵列β 的重构完成的情况下(步骤S42 是)，重构阵列β从缓冲器240中依次读出结构信息R’ Τ’，并解压，将作为解压结果的结构信息R T依次送出到缓冲器Μ0，所以重构阵列α开 始向未执行重构的重构阵列提供缓冲器240中存储的结构信息R T (步骤S43)。此时，重 构阵列α按重构阵列R、S、T的顺序执行重构。与上述步骤S42 —样，重构阵列α判定步骤S43中开始提供结构信息的重构阵列 的重构是否完成(步骤S44)，在未完成的情况下(步骤S44 否)，再次执行步骤S44的处 理，在完成的情况下(步骤S44 是)，控制该重构完成了的重构阵列的后级选择器，以选择 该重构阵列的处理后的信号(步骤S45)。接着，重构阵列α判定重构阵列R T中是否还存在未执行重构的重构阵列(步 骤S46)，在存在的情况下(步骤S46 是)，再次从步骤S43开始处理，在不存在的情况下 (步骤S46 否)，开始向重构阵列β提供读出到缓冲器MO的结构信息Y(步骤S47)。这 是为了使全部压缩后的结构信息的解压处理完成了的重构阵列β有效用作进行图像补正 处理的电路来发挥作用。与上述步骤S42 —样，重构阵列α判定重构阵列β的重构是否完成(步骤S48)， 在未完成的情况下(步骤S48 否)，再次执行步骤S48的处理，在完成的情况下(步骤S48 是)，控制重构阵列β的后级选择器214，以选择重构阵列β的处理后的信号(步骤S49)。重构阵列α向控制部320送出全部控制处理完成了的通知(步骤S50)，并终止控 制处理。控制部320若接受步骤S50中送出的通知(图9左侧流程的步骤S36)，则开始向 重构阵列α提供读出到缓冲器240的结构信息Z (步骤S37)。这是为了使全部控制处理完 成了的重构阵列α有效用作进行图像补正处理的电路。与上述步骤S35 —样，控制部320判定重构阵列α的重构是否完成(步骤S38)，在未完成的情况下(步骤S38 否)，再次执行步骤S38的处理，在完成的情况下(步骤S38 是)，终止控制处理。〈补充〉以上根据包含对各种装置的适用例的实施形态及变形例说明了本发明的信号处 理装置，但也可如下变形，不用说，本发明不限于上述实施形态及变形例所示的信号处理装置。(1)实施形态及变形例的信号处理装置作为对与摄像机或液晶显示器等外部装置 交换的图像信号执行既定的处理的装置进行了说明，但当然也可对应于连接的外部装置， 将图像信号以外的其他信号作为处理对象。此时，从执行与连接的外部装置交换信号所必 须的处理的重构阵列开始重构的情况如实施形态及变形例中所述。(2)在实施形态中，以重构输入部100内的重构阵列数量与重构输出部200内的重 构阵列数量相同的情况为例进行说明，但也可不同。但是，重构阵列数量需要为2个以上。(3)实施形态及变形例中说明的信号处理装置的重构输入部、重构输出部执行的 处理为一例，也可对应于连接的外部装置来执行不同处理。此时，除了从执行与连接的外部 装置交换信号所必须的处理的重构阵列开始重构以外，不特别限制重构的顺序，但在执行 处理的顺序有依赖关系的情况下，当然需要按此顺序进行。(4)在变形例中，说明为仅由结构信息dc重构的重构阵列β执行压缩后的结构信 息的解压处理，但也可让多个重构阵列并列执行该解压处理。由此，可高速执行压缩后的结 构信息的解压处理。下面，以除了上述重构阵列β，还让新的重构阵列(下面称为‘重构阵列Y ’)执 行解压处理为例进行说明。为了让重构阵列Y执行解压处理，重构阵列α需要也向重构阵列Y提供结构信 息dc。因此，需要将定义成通过提供给重构阵列α、而使该重构阵列α除变形例中说明的 处理外、还作为控制向重构阵列Y提供结构信息dc的电路发挥作用的结构信息(下面称 为‘结构信息seq’)，代替变形例的结构信息sq存储在闪存90中。由该结构信息seq重构的重构阵列α的处理在以下方面与图9右侧的流程图所 示的处理不同。S卩，在完成向重构阵列β提供结构信息dc (步骤S42 是)与开始向未构成的重构 阵列提供结构信息(步骤S43)之间，包含开始向重构阵列Y提供结构信息dc并判定重构 阵列Y的重构是否完成的处理，在重构阵列Y的重构完成了的情况下，执行上述步骤S43 的处理，这点与图9右侧的流程图不同。通过由结构信息dc重构的重构阵列β对结构信息R’、重构阵列Y对结构信息 S’开始解压处理，可并列执行压缩后的结构信息的解压处理。另外，构成为若重构阵列β、 Y完成各自执行的解压处理，则解压仍未实施解压处理的其余的压缩后的结构信息。向重构阵列β开始提供结构信息Y(步骤S47)，并且，通过开始向重构阵列Y提 供新的结构信息，重构阵列Y也可重构为执行与解压处理不同的其他处理的电路。由此， 可有效利用压缩后的结构信息的解压处理完成了的多个重构阵列的每个。(5)在变形例中，使用将信号处理装置2000组装为电视接收机加以利用的实例， 但当然也可组装于其他设备中加以利用。
另外，说明为信号处理装置2000中执行结构信息sq的重构的重构阵列α执行使 用图9右侧的流程说明的控制处理，但也可不使用重构阵列α，由控制部320执行该控制处 理。即，也可适用于重构阵列部310中不包含重构阵列α的结构。(6)实施形态及变形例的各信号处理装置具备的闪存90是本发明的存储器的 一例，不仅可使用这种可自由删除、写入数据的存储器，也可使用仅能一次写入数据的 ROM(Read Only Memory)。(7)实施形态及变形例的各信号处理装置的各要素典型地实现为作为集成电路的 LSI，但这些要素也可单独单芯片化，或包含部分或全部地单芯片化。这里，设为LSI，但因集成度不同，也可称为IC、系统LSI、超级LSI、特级(ultra) LSI。另外，如果因半导体技术的进步或派生的其他技术而出现置换LSI的集成电路化 的技术，则当然可使用该技术来进行功能块的集成化。可能适用生物技术等。(8)实施形态及变形例的各信号处理装置中的输入部110及输出部220也可不 与连接的外部装置交换信号，直到各重构阵列部中最初执行重构的重构阵列的重构完成为 止。另外，各重构阵列也可构成为不接受信号的输入，直到重构完成为止。(9)本发明的第1可重构电路-第4可重构电路相当于根据实施形态及变形例的 各重构阵列部中的各重构阵列，选择器相当于各重构阵列部中的各选择器，存储器相当于 闪存90，控制单元及第2控制单元相当于各重构阵列部中的控制部。产业上的可利用性本发明可用于缩短包含可重构电路的信号处理装置中从供电起至开始处理为止 的起动时间。
权利要求
1.一种信号处理装置，包含可变更逻辑结构的第1可重构电路和第2可重构电路，利用 依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其特征在 于，具备存储器，存储各可重构电路的重构所需的第1结构信息和第2结构信息；和 控制单元，在基于第1结构信息的第1可重构电路的重构完成之后，且基于第2结构信 息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接口 和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成之后的第2时刻，变更所述信号传送路径，以便在 连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
2.根据权利要求1所述的信号处理装置，其特征在于，完成了重构的第1可重构电路执行所述内部装置对应的内部格式信号与所述外部装 置对应的外部格式信号之间的格式变换处理，所述外部格式与内部格式不同，完成了重构的第2可重构电路对内部格式的信号执行不变更格式而变更该信号表示 的内容的处理，所述信号处理装置包含选择器，该选择器切换涉及到在连结第1可重构电路与内部接 口的路径上是否插入第2可重构电路的连接形态， 所述控制单元，通过从所述存储器依次向第1可重构电路提供第1结构信息，向第2可重构电路提供 第2结构信息，从而执行各可重构电路中的所述重构，在第1时刻，将所述选择器切换为不插入第2可重构电路的连接形态，在第2时刻，将 所述选择器切换为插入第2可重构电路的连接形态。
3.根据权利要求2所述的信号处理装置，其特征在于， 所述外部装置是输入图像信号的输入装置，完成了重构的第1可重构电路执行将经所述外部接口从所述输入装置输入的外部格 式的图像信号变换为内部格式的图像信号的处理，作为所述格式变换处理，并送出该处理 后的内部格式的图像信号，完成了重构的第2可重构电路对从完成了重构的第1可重构电路送出的所述内部格式 的图像信号执行图像的补正处理，作为变换所述信号表示的内容的处理，并送出到所述内 部接口。
4.根据权利要求3所述的信号处理装置，其特征在于，所述信号处理装置还包含可变更逻辑结构的第3可重构电路和第4可重构电路，还与 显示装置连接，所述存储器还存储第3可重构电路和第4可重构电路的重构所需的第3结构信息和第 4结构信息，所述信号处理装置还具备第2控制单元，所述第2控制单元在基于第3结构信息的第3可重构电路的重构完成了之后，且基于 第4结构信息的第4可重构电路的重构完成之前的时刻，在连结与所述显示装置连接的第2 外部接口和与第2内部装置连接的第2内部接口的路径上，形成插入第3可重构电路的第2信号传送路径，在第4可重构电路中的所述重构完成了之后的时刻，变更所述第2信号传送路径，以便 在连结第3可重构电路与第2内部接口的路径上，插入第4可重构电路，所述第2控制单元在所述第1可重构电路中的所述重构完成了之后，从所述存储器依 次向第3可重构电路提供第3结构信息，向第4可重构电路提供第4结构信息，从而使第3 可重构电路和第4可重构电路执行重构。
5.根据权利要求2所述的信号处理装置，其特征在于， 所述外部装置是显示装置，完成了重构的第2可重构电路对经所述内部接口从所述内部装置接受到的内部格式 的图像信号执行图像的补正处理，作为变更所述信号表示的内容的处理，并将该处理后的 内部格式的图像信号送出到完成了重构的第1可重构电路，完成了重构的第1可重构电路执行将从完成了重构的第2可重构电路接受到的所述内 部格式的图像信号变换为外部格式的图像信号的处理，作为所述格式变换处理，并将该处 理后的外部格式的图像信号经所述外部接口输出到所述显示装置。
6.根据权利要求1所述的信号处理装置，其特征在于，所述信号处理装置还包含可变更逻辑结构的第3可重构电路， 压缩所述存储器中存储的第2结构信息，所述存储器还存储第3可重构电路的重构所需的非压缩第3结构信息， 所述控制单元进一步地，在基于第1结构信息的第1可重构电路的重构完成了之后，且开始向第2可重构电路 提供第2结构信息之前的时刻，通过从所述存储器向第3可重构电路提供第3结构信息来 执行重构，基于第3结构信息的完成了重构的第3可重构电路解压从所述存储器中读出的第2结 构信息，所述控制单元通过提供由完成了重构的第3可重构电路解压后的第2结构信息，来执 行第2可重构电路中的所述重构。
7.根据权利要求6所述的信号处理装置，其特征在于，所述存储器还存储第3可重构电路的重构所需的非压缩的第4结构信息， 所述控制单元在第2可重构电路中的所述重构完成了之后，通过从所述存储器向第3 可重构电路提供第4结构信息，来执行重构，并且，变更所述信号传送路径，以便在连结第2 可重构电路与所述内部接口的路径上，插入第3可重构电路。
8.根据权利要求1所述的信号处理装置，其特征在于，所述信号处理装置还包含可变更逻辑结构的第3可重构电路和第4可重构电路， 压缩所述存储器中存储的第2结构信息，所述存储器还存储第3可重构电路和第4可重构电路的重构所需的非压缩的第3结构 信息、第4结构信息和第5结构信息， 所述控制单元进一步地，在基于第1结构信息的第1可重构电路的重构完成了之后，且开始向第2可重构电路 提供第2结构信息之前的时刻，通过从所述存储器提供第5结构信息，来使第4可重构电路执行重构，基于第5结构信息的重构完成了的第4可重构电路，通过从所述存储器提供第3结构 信息，使第3可重构电路执行重构，基于第3结构信息的重构完成了的第3可重构电路，解压从所述存储器中读出的第2 结构信息，所述重构完成了的第4可重构电路通过提供由所述重构完成了的第3可重构电路解压 后的第2结构信息，使第2可重构电路执行所述重构，在该重构完成了之后，通过从所述存 储器向第3可重构电路提供第4结构信息，来执行重构，并且，变更所述信号传送路径，以便 在连结第2可重构电路与所述内部接口的路径上，插入第3可重构电路。
9.根据权利要求8所述的信号处理装置，其特征在于，所述存储器还存储第4可重构电路的重构所需的非压缩的第6结构信息，所述控制单元还在第3可重构电路中的基于第4结构信息的所述重构完成了之后，通 过从所述存储器提供第6结构信息，来使第4可重构电路执行重构。
10.一种信号处理方法，在信号处理装置中使用，所述信号处理装置包含可变更逻辑结 构的第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的 外部装置之间交换的信号的处理，其特征在于，所述信号处理装置具备存储器，存储各可重构电路的重构所需的第1结构信息和第2 结构信息，所述信号处理方法包含控制步骤，在所述控制步骤中，在基于第1结构信息的第1可重构电路的重构完成了之后，且基于 第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接 的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送 路径，在第2可重构电路中的所述重构完成之后的第2时刻，变更所述信号传送路径，以便在 连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
11.一种信号处理用集成电路，包含可变更逻辑结构的第1可重构电路和第2可重构电 路，利用依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其 特征在于，具备存储器，存储各可重构电路的重构所需的第1结构信息和第2结构信息；和控制单元，在基于第1结构信息的第1可重构电路的重构完成了之后，且基于第2结构 信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接 口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述信号传送路径，以便 在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
12.根据权利要求11所述的信号处理用集成电路，其特征在于，所述信号处理用集成电路还包含可变更逻辑结构的第3可重构电路和第4可重构电 路，与第2外部装置连接，所述存储器还存储第3可重构电路和第4可重构电路的重构所需的第3结构信息和第4结构信息，所述信号处理用集成电路还具备第2控制单元，所述第2控制单元，在基于第3结构信息的第3可重构电路的重构完成了之后，且基于 第4结构信息的第4可重构电路的重构完成之前的时刻，在连结与所述第2外部装置连接 的第2外部接口和与第2内部装置连接的第2内部接口的路径上，形成插入第3可重构电 路的第2信号传送路径，在第4可重构电路中的所述重构完成了之后的时刻，变更所述第2信号传送路径，以便 在连结第3可重构电路与第2内部接口的路径上，插入第4可重构电路，所述第2控制单元在所述第1可重构电路中的所述重构完成了之后，从所述存储器依 次向第3可重构电路提供第3结构信息，向第4可重构电路提供第4结构信息，从而使第3 可重构电路和第4可重构电路执行重构。
13. —种电视接收机，包含可变更逻辑结构的第1可重构电路及第2可重构电路和显示 器，利用依次重构的各可重构电路，进行涉及输出到所述显示器的广播信号的处理，其特征 在于，存储器，存储各可重构电路的重构所需的第1结构信息和第2结构信息；和 控制单元，在基于第1结构信息的第1可重构电路的重构完成了之后、且基于第2结构 信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述显示器连接的外部接口 和与执行涉及接收到的广播信号的处理的内部装置连接的内部接口的路径上，形成插入第 1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述信号传送路径，以便 在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
全文摘要
本发明提供一种信号处理装置，包含可变更逻辑结构的第1可重构电路和第2可重构电路，利用依次重构的各可重构电路，进行涉及与连接的外部装置之间交换的信号的处理，其中，在基于第1结构信息的第1可重构电路的重构完成了之后、且基于第2结构信息的第2可重构电路的重构完成之前的第1时刻，在连结与所述外部装置连接的外部接口和与内部装置连接的内部接口的路径上，形成插入第1可重构电路的信号传送路径，在第2可重构电路中的所述重构完成了之后的第2时刻，变更所述信号传送路径，以便在连结第1可重构电路与内部接口的路径上，插入第2可重构电路。
文档编号H03K19/173GK102057575SQ20098012113
公开日2011年5月11日 申请日期2009年6月3日 优先权日2008年6月5日
发明者西田英志 申请人:松下电器产业株式会社