专利名称：用于清除起动电流限制和短路电流限制的技术的制作方法
技术领域：
本发明涉及保护电路在“热插拔”期间免受过多的起动(开始通电)电流的影响 或在短路被设置于电路输出上时免受短路的影响，并且更具体地说，用于利用很少的部件 和有效利用管芯区域来提供这样的保护。“热插拔”指的是将电路插入到计算机系统中或者 从计算机系统中移除电路，而不移除系统或使系统断电。短路保护确保电路在短路或零欧 姆被直接设置于输出上以接地时将能够幸存下来。
背景技术：
在过去，在将电路插上和拔出计算机或其它这样的电子系统中时，电力被断开。这 是必要的，因为随着电路板或模块被插入连接器或从连接器移除，随机地产生接触和断开 接触可能损害电路和/或系统。无法控制可能的与电力、地以及信号输入和输出的误连接。 还可能无意中使电路的输出发生短路并且是破坏性的。然而，需要断开连接以及后面重新连接电力是麻烦的，尤其在整个系统可能必须 被断电(可能以设定顺序)的情况下，后面的上电(可能以设定顺序)，以及重建条件可 能花费太多的时间。此外，断电或上电时的任何错误可能产生可损害电路的电力假信号 (powerglitches)禾口高电流。通电起动电流限制(保护)和短路保护可以使用相同的标准，但是本领域技术人 员也可以使用不同的标准。现在，把电路、存储器、控制器等插入和拔出电子系统时通常并不移除电力。然而， 对于这些热插拔，短路保护电路在这样的系统中占据宝贵的管芯空间，并且通常必须位于 它们保护的系统的外部。
发明内容
本发明提供传输晶体管，该传输晶体管将输入电压Vin连接到输出电压Vout，输 出电压Vout向负载(未示出)输送电流lout。本发明利用很少的部件有效地使用管芯区 域来提供可编程的或可设置的电流限制和短路保护。例示性地，小晶体管被设置为与传输晶体管并联(除控制触点之外)，这些晶体管 典型地是FET，但是本领域技术人员也可以使用其它类型。例示性地，使用FET，两个漏极相 连并且连接到Vin，并且它们的源极连接到Vout。传输FET被设计成具有低RDSon (“导通” 电阻)，而小FET被设计成具有这样一种RDSon，其将在输出端维持短路而不损害发明的电 路或产生Vin的系统。注意，术语“连接”在本文中被广泛地限定以包括额外的部件，这些额外的部件可 以与“连接”是串联或并联，但是不影响所描述的功能。例示性地，使用比较器，一个输入端连接到Vout并且另一个输入端连接到参考电 压，参考电压可以通过控制器(未示出)设定。当在输出端发生短路时，比较器使传输FET 截止并且使小FET导通。如上所述，小FET可以被设计成通过呈现不损害产生Vin的系统或小FET的RDSon电阻(或阻抗)来经受住短路。到比较器的参考输入限定了一个电压电平，如果通过高Iout将Vout降低到低于 参考电压电平，则比较器将触发。此举就象短路那样，将使传输FET截止并且使小FET导通。 再次，产生Vin的系统和发明的电路得到保护。注意，在短路和高Iout起动保护情况下，在情况缓解时，Vout将回到高于参考电 压的电平并且传输FET将导通而小FET将截止。本领域技术人员将明白，尽管以下具体实施方式
将参考说明性实施例、附图和使 用方法进行，但是本发明不意图被限制于这些实施例和使用方法。相反，本发明具有宽的范 围并且意图被限定为如所附的权利要求中阐述的。
本发明以下描述引用附图，其中图1是具体实现本发明的示意性框图。
具体实施例方式图1示出了本发明的一个实施例。这里，传输FET 2被设置在Vin和Vout之间， 并且小FET 4被设置为与传输FET并联。传输FET和小FET共享共同的漏极和源极连接， 但是栅极是分开的。在该实施例中，晶体管是NMOS类型，但是在某些应用中也可以使用其 它类型和极性。为了短路保护，比较器8感测Vout与参考电压REF的关系。在短路发生在负载 处时，Vout变为约零电压，彻底低于REF。比较器输出变高，使小FET 4导通，由于小FET 4 的高RDSon( “导通”电阻)，其将短路电流限制到非破坏性的电平。小FET的尺寸确定其 RDSon，并且它可以被设计成足够高以限制提供到短路的电流。同时，比较器的高输出也驱 动逻辑门6的一个输入。逻辑门6的输入上的高电平将传输FET 2的栅极驱动为低，使传 输FET 2截止。对于通电起动电流，进行类似的操作。起初，Vout在零伏或零伏附近。在接通电力 时，由于参考电压Ref通常被较轻地负载，所以参考电压Ref将比Vin上升得更快。在该状 态中，随着Vin上升，通过高比较器输出将小FET 4偏置为导通，该高比较器输出还经由逻 辑门6将传输FET 2偏置为截止。随着Vout (随着未示出的负载电容充电慢慢地)上升， 它将达到且超过Ref电压。小FET被截止而传输FET被导通，其中Vin将负载电容器充电 到Vin电压。通电起动电流被限制。在电路开始通电之后，本发明检测和并保护电路免受短路伤害。如果检测到短路， 例示性地，小FET将被导通而传输FET将被截止。在消除短路时，上述的通电起动操作再次工作。如果期望单独的检测电平以区分起动检测电平与短路保护电平，则具有另一参考 电压的另一比较器可以被使用并且逻辑上与小FET栅极驱动进行“ORed(或运算)”。在电力被施加之后并且没有短路的正常操作期间，小FET截止，传输FET导通，并 且发明的电路充当标准热插拔控制器。在该条件中，在图1中，比较器的输出是低，并且如 果GATE信号是高，则逻辑门6的输出将是高，从而将传输FET 2驱动为导通。在该条件中，在检测到短路时，比较器的输出将能够使传输FET截止。比较器输出将变高，使传输FET 2 截止并且使小FET 4导通。例示性地，GATE信号充当使能信号，该使能信号允许比较器控 制传输FET。逻辑门6通过逻辑方程OUT =AB来表征，其中A是比较器8的输出，B是GATE 信号。“OUT”驱动传输FET 2的栅极，并且在OUT是高的时候，传输FET 2导通。因此，传 输FET 2导通的唯一条件是比较器8的输出(A)是低并且GATE信号(B)是高。信号B变 低或者A变高将使传输FET 2截止。由于比较器用于短路和通电起动电流，所以在任一条件发生时，传输FET 2被截 止而小FET 4被导通。在短路被消除时，Vout将升到REF之上并且恢复正常操作。正常的 情况是，在比较器的输出是低的时候，传输FET 2被导通而小FET 4被截止(再次假设GATE 信号是高)。图1的电路允许控制器(未示出)设定REF电压电平以编程本发明的该实施例。 实际上，可以根据设计者的决定改变设定。另外，控制器可以将GATE信号驱动为低，以使传 输FET 2截止。小FET可以仅稍微小于传输FET的尺寸，例如为传输FET的尺寸的60%，但典型 地，小FET的尺寸是传输FET的尺寸的约1 %。例如，传输FET的RDSon可以是约0. 1欧姆， 而小FET的RDSon可以是约10欧姆。尺寸决定了短路电流电平和所传输的持续通电起动 电流的电平。应当理解，上述实施例在本文中被给出作为实例并且其许多变型和替代是可能 的。因此，应当宽广地将本发明视为仅如以下所附权利要求中阐述的限定。
权利要求
1.一种限制电流和短路保护的电路，该电路包括传输晶体管，限定第一输入端、第一输出端和第一控制端，其中输入端连接到输入电 压，第一输出端将输出电流输送到负载；第二晶体管，限定第二输入端、第二输出端和第二控制端，其中第一输入端与第二输入 端连接在一起，第一输出端与第二输出端连接在一起，并且其中第二晶体管小于传输晶体 管；参考电压端；比较器，该比较器的一个输入端连接到第一和第二输出端，该比较器的第二输入端连 接到参考电压端，并且比较器具有驱动所述第二控制端的比较输出端；逻辑门，该逻辑门的一个输入端连接到所述比较输出端，其中逻辑门输出端驱动第一 控制端，其中在第一输出端和第二输出端在比参考电压端低的电压时，所述比较输出端使 第二晶体管导通并且使传输晶体管截止。
2.根据权利要求1的电路，其中逻辑门至少限定一个双输入逻辑功能，其中一个门输 入端连接到所述比较输出端并且第二门输入端连接到控制信号，其中控制信号能使比较输 出端导通第一晶体管。
3.根据权利要求1的电路，其中传输晶体管和第二晶体管是η型FET。
4.根据权利要求1的电路，其中第二晶体管的导通电阻大于传输晶体管的导通电阻。
5.根据权利要求1的电路，其中所述参考电压端限定一个值，其中该值限定一个具体 的输出电压，其中，在所述输出电压低于该具体的输出电压时，电路使传输晶体管截止并且 使第二晶体管导通。
6.根据权利要求1的电路，其中，当在负载处发生短路时，电路使传输晶体管截止并且使第二晶体管导通。
7.根据权利要求1的电路，其中，当第一和第二输出端初始位于比参考电压端低的电 压时，比较输出端首先使第二晶体管导通并且使传输晶体管截止；但是当第一和第二输出 端回到高于参考电压端的值时，比较输出端使传输晶体管导通并且使第二晶体管截止。
8.根据权利要求1的电路，其中比较器由输入电压供电。
9.一种用于保护系统以免受过量的输出电流过高的方法，该方法包括步骤使输出电流传输通过传输晶体管；设定输出电压电平，该输出电压电平与过量的输出电流电平相关；感测超过所设定的输出电压电平的输出电压电平；以及作为响应，使传输晶体管截止并且使第二晶体管导通。
全文摘要
一种防止高通电起动电流和短路的电路。该电路具有传输晶体管和并联的小晶体管。比较器感测何时输出电压超过参考电压并且使传输晶体管截止以及使并联的小晶体管导通。并联的小晶体管具有较高的导通电阻使得短路或起动电流不损害电子器件。在短路或起动电流条件被消除时，比较器感测该条件并且返回到正常操作，其中传输晶体管导通并且并联的小晶体管截止。
文档编号H03K17/082GK102047519SQ200980120041
公开日2011年5月4日 申请日期2009年4月6日 优先权日2008年4月9日
发明者詹姆斯·加勒特 申请人:快捷半导体有限公司