专利名称：单击电路、发射器及节省发射器启动时间的方法
技术领域：
本发明有关于一种单击电路，更明确地说，有关于一种可整合于芯片中的单击电路。
背景技术：
请参考图1，单击电路用来依据一输入信号产生延迟信号SDEUY。当单击电路接收到表示“致能”的输入信号Sin时，单击电路所产生的延迟信号Selay表示“致能”；当输入信号^从表示“致能”切换为表示“不致能”时，单击电路所产生的延迟信号^1euy仍表示 “致能”，并维持一延迟时间TDEUY。单击电路内部需要有周期信号产生器来产生一参考周期信号，以控制延迟时间Tdeuy的长度。一般而言，单击电路的周期信号产生器利用一相移电路(或称RC振荡器)以实施。然而，当延迟时间Tdelay的长度较长时，单击电路的RC振荡器所需的电阻值与电容值较大。换句话说，若要将单击电路整合于一芯片中，则单击电路的RC振荡器在芯片中会占去太大的面积而使得芯片的成本上升。因此在现有技术中，单击电路的RC振荡器的电阻与电容皆设置于芯片外。然而，于印刷电路板上额外设置电阻与电容仍带给使用者很大的不便。
发明内容
本发明提供一种可整合于芯片中的单击电路。该单击电路包括一周期信号产生器、一除频电路以及一计数器。该周期信号产生器依据一输出信号产生一参考周期信号。当该输出信号表示致能时，该周期信号产生器产生该参考周期信号。该除频电路依据该参考周期信号产生一除频信号。该计数器用来依据一输入信号与该除频信号累计一计数值，并比较该计数值与一临界信号以产生该输出信号。本发明所述的可整合于芯片中的单击电路，当该输入信号从表示致能切换为表示不致能时，该输入信号触发该计数器重置该计数值，且使该计数器依据该除频信号累计该计数值；其中当该计数值小于该临界信号时，该输出信号表示致能；当该计数值大于或等于该临界信号时，该输出信号表示不致能。本发明所述的可整合于芯片中的单击电路，还包括一逻辑电路，用来接收该输入信号与该输出信号以产生一延迟信号；其中当该输入信号表示致能或该输出信号表示致能时，该延迟信号表示致能；当该输入信号与该输出信号皆表示不致能时，该延迟信号表示不致能。本发明所述的可整合于芯片中的单击电路，该计数器累计该计数值至等于该临界信号所需的时间为一延迟时间；该除频信号的周期为该参考周期信号的周期的N倍，且N表示一正整数；该延迟时间可以下式表示=Tdelay = 2nXTeefXSth ；其中Tdeuy表示该延迟时间， Teef表示该参考周期信号的周期，Sth表示该临界信号。本发明所述的可整合于芯片中的单击电路，该周期信号产生器包括一振荡器，用来产生一振荡信号；以及一与非门，用来依据该振荡信号与该输出信号进行逻辑运算，以产生该参考周期信号；其中该振荡器为一相移电路；该除频电路包括N个D型锁存器，每个 D型锁存器皆具有一输入端、一时脉端、一正输出端以及一负输出端；其中所述N个D型锁存器的一第一个D型锁存器的时脉端用来接收该参考周期信号，该第一个D型锁存器的负输出端耦接至该第一个D型锁存器的输入端，该第一个D型锁存器的正输出端耦接至所述 N个D型锁存器的一第二个D型锁存器的时脉端；其中所述N个D型锁存器的一第K个D 型锁存器的时脉端耦接至所述N个D型锁存器的一第(K-I)个D型锁存器的正输出端，该第K个D型锁存器的输入端耦接至该第K个D型锁存器的负输出端，该第K个D型锁存器的正输出端耦接至所述N个D型锁存器的一第(K+1)个D型锁存器的时脉端，K为正整数， (N-I)；其中所述N个D型锁存器的一第N个D型锁存器的输入端耦接至该第N个 D型锁存器的负输出端，该第N个D型锁存器的正输出端用来输出该除频信号。本发明所述的可整合于芯片中的单击电路，该除频电路还包括Ν个选择电路，分别用来依据N个控制信号选择所述N个D型锁存器的一第1个D型锁存器输出该除频信号， I表示正整数，且1 < I SN ；其中当所述N个控制信号的一第I个控制信号表示除频时，所述N个D型锁存器的该第I个D型锁存器的正输出端耦接至该计数器，以输出该除频信号至该计数器；其中该计数器累计该计数值至等于该临界信号所需的时间为一延迟时间，该延迟时间可以下式表示TDEUY = 21 XTeefX Sth ；其中Tdelay表示该延迟时间，Tkef表示该参考周期信号的周期，Sth表示该临界信号。本发明还提供一种可缩短启动时间的发射器，用来依据一输入信号发射一放大信号，包括一锁相回路，用来依据一延迟信号产生一参考频率信号；其中当该延迟信号表示致能时，该锁相回路产生该参考频率信号；一功率放大器，用来依据该输入信号与该参考频率信号产生该放大信号；以及一根据权利要求3所述的单击电路，用来依据该输入信号产生该延迟信号，其中当该输入信号从表示致能切换为表示不致能时，该单击电路所产生的该延迟信号仍表示致能并维持一延迟时间，而使该锁相回路于该延迟时间内仍维持产生该参考频率信号。本发明所述的可缩短启动时间的发射器，该发射器还包括一缓冲电路，该缓冲电路用来修整该输入信号的波形；该缓冲电路包括M个串联连接的反相器，且M表示一偶数。本发明另提供一种用来节省发射器的启动时间的方法。该发射器用来依据一输入信号发射一放大信号。该发射器具有一锁相回路以及一功率放大器。该锁相回路用来产生一参考频率信号。该功率放大器用来依据该输入信号与该参考频率信号产生该放大信号。 该方法包括提供一单击电路、该单击电路依据该输入信号产生一延迟信号，以及依据该延迟信号控制该锁相回路产生该参考频率信号。本发明所述的用来节省发射器的启动时间的方法，依据该延迟信号控制该锁相回路以产生该参考频率信号包括当该延迟信号表示致能时，该锁相回路产生该参考频率信号；该单击电路依据该输入信号产生该延迟信号包括当该输入信号表示致能时，产生表示致能的该延迟信号；当该输入信号从表示致能切换为表示不致能时，该延迟信号仍表示致能并维持一延迟时间，而使该锁相回路于该延迟时间内仍维持产生该参考频率信号。本发明可缩减周期信号产生器的RC振荡器所占的电路面积，而使得单击电路可整合于芯片中。
[0015:
图1为说明现有技术的单击电路所产生的延迟信号的波形图。 图2为本发明的单击电路的示意图。
图3为说明于延迟时间内输入信号再次触发本发明的单击电路的示意图,
图4为本发明的周期信号产生器的示意图。
图5为本发明的除频电路的第一实施例的示意图。
图6为本发明的除频电路的第二实施例的示意图。
图7为本发明的发射器的示意图。
图8为本发明的缓冲电路的示意图。
附图中符号的简单说明如下
200、730 单击电路 211 振荡器 220 除频电路 231 计数器 520 除频电路 710 缓冲电路 740 锁相回路 C1 电容 D、I 输入端 INV1 INV2、INVr
'Bi
INV1
BM
L1
Ln =D型锁存器 R 重置端
Sci Scn 控制信号 Sfd 除频信号 Sosc 振荡信号 Spa 放大信号 Seefq 参考频率信号 SL1 SLn 选择电路
210 周期信号产生器 212 与非门 230 计数电路 232 逻辑电路 700 发射器 720 功率放大器 C 控制端 CLK 时脉端 EN 致能端 反相器
Q> QN, O1, O2 输出端礼、& 电阻
Sdelay 延迟信号 Sin 输入信号 Sout 输出信号 Seef 参考周期信号
Sth 临界信号
TnFT AY、T
DELAY、1 DELAYl Λ 1DELAY2
、Τη延迟时间,
具体实施例方式
请参考图2，图2为说明本发明的可整合于芯片中的单击电路200的示意图。单击电路200包括一周期信号产生器210、一除频电路220以及一计数电路230。周期信号产生器210依据一输出信号Sott产生参考周期信号SKEF。更明确地说，周期信号产生器210的致能端EN接收输出信号SOTT。因此，当输出信号Sott表示“致能”时，周期信号产生器210产生参考周期信号SKEF。除频电路220依据该参考周期信号Skef产生除频信号SFD。换句话说， 除频信号^11的周期为参考周期信号Skef的周期的X倍(X表示一正整数)。计数电路230 包括一计数器231以及一逻辑电路232。计数器231依据输入信号Sin与除频信号Sfd以累计一计数值N。，且计数器231比较计数值N。与一临界信号、以产生一输出信号SOT。当输入信号Sin从表示“致能”切换为表示“不致能”时，输入信号^输入计数器231的重置端 R而触发计数器231重置计数值N。为一已知值Npkei (如归零)，且使计数器231依据除频信号^11以累计计数值N。。举例而言，每当计数器231接收到除频信号Sfd，计数器231就将计数值N。增加一已知值Npke2 (如增加1)。当计数值小于临界信号Sth时，计数器231产生表示“致能”的输出信号；当计数值N。大于或等于临界信号Sth时，计数器231产生表示“不致能”的输出信号。逻辑电路232接收输入信号Sin与输出信号Sot以产生延迟信号&ELAY。更明确地说，当输入信号表示“致能”或输出信号Sot表示“致能”时，延迟信号表示“致能”。当输入信号Sin与输出信号Sott皆表示“不致能”时，延迟信号Sdelay表示“不致能”。以下将更进一步说明单击电路200的工作原理。单击电路200所产生的延迟信号Sdelay的波形与图1类似。当输入信号^表示“致能”时，单击电路200的逻辑电路232产生表示“致能”的延迟信号SDEUY。当输入信号Sin从表示“致能”切换为表示“不致能”时，逻辑电路232所产生的延迟信号Sdeuy的逻辑取决于计数器231的输出信号SOTT。当输入信号从表示“致能”切换为表示“不致能”时，此时输入信号^触发计数器231重置计数值N。为已知值Npkei (如归零)，且使计数器231依据除频信号^11以累计计数值N。。由于此时计数值N。小于临界信号Sth，因此计数器231所产生的输出信号Sot表示“致能”。如此，逻辑电路232所产生的延迟信号Sdeuy也会表示“致能”。当经过一延迟时间Tdeuy后，计数器231累计计数值Nc至等于临界信号Sth，此时计数器231所产生的输出信号Sot切换为表示“不致能”。因此，逻辑电路232所产生的延迟信号^ieuy也会切换为表示“不致能”。也就是说，当单击电路200接收到表示“致能”的输入信号^时，单击电路200所产生的延迟信号Sdelay表示“致能”；当输入信号^从表示“致能”切换为表示“不致能”时，单击电路200所产生的延迟信号Sdelay仍表示“致能”，并维持一段延迟时间TDEUY1。此外，当输入信号Sin从表示“致能”切换为表示“不致能”之后，若单击电路200于延迟时间Tdelayi内又接收到表示“致能”的输入信号(如图3所示)，此时由于当输入信号Sin再次从表示“致能”切换为表示“不致能”会再次触发计数器231，而使计数器231再次重置计数值N。，因此需再经过延迟时间Tdeuy2 (其中延迟时间TDEUY1、TDEUY2的长度皆等于Tdelay)，计数器231才会累计计数值N。至临界信号Sth，而使得单击电路200所产生的延迟信号Sdelay从表示“致能”切换为表示“不致能”。换句话说，当单击电路200于延迟时间(Tdeuyi)内接收到表示“致能”的输入信号^时，输入信号^会再次触发单击电路 200，而使得计数器232的计数值N。重新计算。如此，单击电路200所产生的延迟信号^ielay 维持表示“致能”的延迟时间Tdelay也重新计算。此外，设每次计数器231接收到除频信号Sfd时，计数器231将计数值N。增加1，且除频信号Sfd的周期为参考周期信号Skef的周期的2n倍。因此计数器231累计计数值N。至等于临界信号Sth所需的时间(延迟时间Tdelay)的长度可以下式表示Tdelay = 2n X Teef X Sth (1)；Tkef表示参考周期信号Skef的周期。由式⑴可知，相较于现有技术的单击电路， 本发明的单击电路200可通过提高N，即可提高延迟时间Tdeuy的数量级。换句话说，只要将除频电路220的除频次数(N)增加，即可缩短参考周期信号Skef的周期TKEF。如此一来， 当以RC振荡器实施周期信号产生器210时，可减少RC振荡器的电阻值与电容值。换句话说，单击电路200通过将除频电路220的除频次数(N)增加，可有效地缩减单击电路200的 RC振荡器在芯片所占的电路面积，因此本发明的单击电路200可整合于芯片中。此外，由式 (1)可知，使用者可通过调整临界信号Sth的值以调整延迟时间Tdeuy的长度，如此带给使用者设计上更大的弹性。请参考图4，图4为说明本发明的周期信号产生器210的示意图。周期信号产生器 210包括一振荡器(RC振荡器)211以及一与非门(NAND gate)212。振荡器211包括电阻 R1与&、电容C1以及反相器INV1与讯^。振荡器211用来产生一振荡信号^。，且振荡信号 Sffie的周期的长度取决于电阻R1、R2的电阻值与电容C1的电容值。与非门212依据振荡信号S.与输出信号Sot进行逻辑运算，以产生参考周期信号SKEF。更明确地说，当输出信号 Sott表示“致能”时，与非门212输出振荡器211的振荡信号作为参考周期信号Skef ；反之，当输出信号Sot表示“不致能”时，与非门212不输出振荡器211的振荡信号 ^。请参考图5，图5为本发明的除频电路的第一实施例520的示意图。除频电路520 可用来实施图2中的除频电路220。除频电路520包括D型锁存器L1 Ln。每个D型锁存器皆具有一输入端D、一时脉端CLK、一正输出端Q以及一负输出端QN，其耦接关系如图5所示。在除频电路520中，D型锁存器L1的正输出端Q所输出的信号的周期为参考周期信号 Seef的2倍；D型锁存器L2的正输出端Q所输出的信号的周期为参考周期信号Skef的22倍； 依此类推，可知D型锁存器Ln的正输出端Q所输出的信号(即为除频信号的周期为参考周期信号Skef的2n倍。换句话说，增加除频电路520中D型锁存器的数量N，即可增加除频电路520的除频次数，以提高除频信号Sfd的周期的数量级。请参考图6，图6为本发明的除频电路的第二实施例620的示意图。相较于除频电路520，除频电路620还包括选择电路SL1 SLn。每个选择电路皆具有一输入端I、输出端 O1与A以及控制端C。选择电路SL1 SLn的输入端I分别耦接至D型锁存器L1 Ln的正输出端Q。选择电路SL1 SLfrl)的输出端O1分别耦接至D型锁存器L2 Ln的时脉端 CLK。选择电路SL1 SLn的输出端&耦接至图2中的计数器231。选择电路SL1 SLn的控制端C分别用来接收控制信号、 、。当控制信号、 、表示“时脉”时，选择电路 SL1 ^的输入端I耦接至各自的输出端O1 ；当控制信号、 、表示“除频”时，选择电路SL1 SLn的输入端I耦接至各自的输出端02。因此，当控制信号、 、之中的控制信号、表示“除频”且其他控制信号表示“时脉”时，此时D型锁存器L1的正输出端Q通过选择电路SL1而耦接至计数器231。换句话说，此时D型锁存器L1的正输出端Q所输出的信号会被用来作为除频信号^。也就是说，选择电路SL1 SLn依据控制信号、 S。N，可在D型锁存器L1 Ln中选择一 D型锁存器(L1)输出除频信号i5FD。此时，由于除频信号^11 的周期为参考周期信号的周期Tkef的21倍，因此单击电路200的延迟时间Tdeuy可以下式表示Tdelay = 21 X Teef X Sth (2)；因此，由式⑵可知，通过除频电路620的设计，输入适当的控制信号、 、即可动态调整延迟时间Tdelay的长度的数量级，而带给使用者更大的方便。请参考图7，图7为本发明的发射器700的示意图。发射器700用来依据输入信号^^产生一放大信号SPA。举例而言，发射器700为一遥控器，使用者可通过遥控器以发送输入信号SIN。发射器700包括一缓冲电路710、一功率放大器720、一单击电路730以及一锁相回路740。缓冲电路710用来修整输入信号Sin的波形。单击电路730可以类似单击电路200的方式实施。锁相回路740用来产生一参考频率信号SKFEQ。举例而言，若发射器 700所发射的信号的频率为900MHz，则锁相回路740需产生一频率为900MHz的参考频率信号Skefq提供给功率放大器720。在本发明的发射器700中，单击电路730所产生的延迟信号^ieuy控制锁相回路740。当延迟信号Sdelay表示“致能”时，锁相回路740产生参考频率信号Skefq ；当延迟信号^ielay表示“不致能”时，锁相回路740不产生参考频率信号SKEFQ。功率放大器720用来依据输入信号Sin与参考频率信号Skefq以产生放大信号SPA。在现有技术中，发射器的锁相回路由输入信号^所控制，举例而言，当输入信号 ^表示“致能”时，锁相回路产生参考频率信号S_ ；当输入信号^表示“不致能”时，锁相回路不产生参考频率信号SKEFQ。然而，由于锁相回路产生参考频率信号Skefq时，需先经过一段锁频时间才能锁定频率，因此造成当使用者通过发射器陆陆续续发射信号时，发射器每次都须等待锁相回路重新锁定频率后才可发射信号。在本发明的发射器700中，通过单击电路730的延迟信号Sdelay可延迟锁相回路740的关闭时间。举例而言，当输入信号Sin从表示“致能”切换为表示“不致能”时，单击电路730所产生的延迟信号^ieuy仍表示“致能” 并维持一段延迟时间Tdeuy，而使锁相回路740于延迟时间Tdeuy内仍维持产生参考频率信号 SKEFQ。换句话说，当使用者通过本发明的发射器700陆陆续续发射信号时，输入信号Sin会持续地重新触发单击电路730以延长延迟信号Sdelay表示“致能”的时间，如此可使锁相回路740保持于锁定频率的状态，因此发射器700可直接发射信号。也就是说，通过单击电路 730的延迟信号Sdeuy以延迟锁相回路740的关闭时机，可缩短发射器700的启动时间。请参考图8，图8为本发明的缓冲电路710的示意图。缓冲电路710包括反相器 INVbi INVbm，其中M表示偶数。综上所述，本发明提供一种可整合于芯片中的单击电路。在本发明的单击电路中， 除频电路依据周期信号产生器的参考周期信号，以产生除频信号。当输入信号从表示“致能”切换为表示“不致能”时，输入信号触发计数器重置一计数值。计数器依据除频信号累计一计数值，并比较计数值与一临界信号以产生输出信号。逻辑电路依据输出信号与输入信号可产生延迟信号。如此，通过提高除频电路的除频次数以增加除频信号的周期的数量级， 可有效地减小周期信号产生器的振荡器的电阻值与电容值，而使得本发明的单击电路可整合于芯片中。此外，本发明另提供一种发射器，本发明的发射器通过单击电路所输出的延迟信号以控制锁相回路产生参考频率信号。换句话说，本发明的发射器通过单击电路所输出的延迟信号，可延迟锁相回路的关闭时机，如此，可使锁相回路保持于锁定频率的状态，以缩短发射器于发射信号时的启动时间，带给使用者更大的便利。以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
权利要求
1.一种可整合于芯片中的单击电路，其特征在于，包括一周期信号产生器，依据一输出信号产生一参考周期信号；其中当该输出信号表示致能时，该周期信号产生器产生该参考周期信号；一除频电路，依据该参考周期信号产生一除频信号；以及一计数器，用来依据一输入信号及该除频信号累计一计数值，并比较该计数值与一临界信号以产生该输出信号。
2.根据权利要求1所述的可整合于芯片中的单击电路，其特征在于，当该输入信号从表示致能切换为表示不致能时，该输入信号触发该计数器重置该计数值，且使该计数器依据该除频信号累计该计数值；其中当该计数值小于该临界信号时，该输出信号表示致能；当该计数值大于或等于该临界信号时，该输出信号表示不致能。
3.根据权利要求2所述的可整合于芯片中的单击电路，其特征在于，还包括 一逻辑电路，用来接收该输入信号与该输出信号以产生一延迟信号；其中当该输入信号表示致能或该输出信号表示致能时，该延迟信号表示致能；当该输入信号与该输出信号皆表示不致能时，该延迟信号表示不致能。
4.根据权利要求3所述的可整合于芯片中的单击电路，其特征在于，该计数器累计该计数值至等于该临界信号所需的时间为一延迟时间；该除频信号的周期为该参考周期信号的周期的N倍，且N表示一正整数；该延迟时间可以下式表示Tdelay — 2 X Teef X Sth ；其中Tdelay表示该延迟时间，Teef表示该参考周期信号的周期，Sth表示该临界信号。
5.根据权利要求1所述的可整合于芯片中的单击电路，其特征在于， 该周期信号产生器包括一振荡器，用来产生一振荡信号；以及一与非门，用来依据该振荡信号与该输出信号进行逻辑运算，以产生该参考周期信号；其中该振荡器为一相移电路； 该除频电路包括N个D型锁存器，每个D型锁存器皆具有一输入端、一时脉端、一正输出端以及一负输出端；其中所述N个D型锁存器的一第一个D型锁存器的时脉端用来接收该参考周期信号， 该第一个D型锁存器的负输出端耦接至该第一个D型锁存器的输入端，该第一个D型锁存器的正输出端耦接至所述N个D型锁存器的一第二个D型锁存器的时脉端；其中所述N个D型锁存器的一第K个D型锁存器的时脉端耦接至所述N个D型锁存器的一第(K-I)个D型锁存器的正输出端，该第K个D型锁存器的输入端耦接至该第K个D 型锁存器的负输出端，该第K个D型锁存器的正输出端耦接至所述N个D型锁存器的一第 (K+1)个D型锁存器的时脉端，K为正整数，2彡K彡(N-I)；其中所述N个D型锁存器的一第N个D型锁存器的输入端耦接至该第N个D型锁存器的负输出端，该第N个D型锁存器的正输出端用来输出该除频信号。
6.根据权利要求5所述的可整合于芯片中的单击电路，其特征在于，该除频电路还包括N个选择电路，分别用来依据N个控制信号选择所述N个D型锁存器的一第I个D型锁存器输出该除频信号，I表示正整数，且1其中当所述N个控制信号的一第I个控制信号表示除频时，所述N个D型锁存器的该第I个D型锁存器的正输出端耦接至该计数器，以输出该除频信号至该计数器；其中该计数器累计该计数值至等于该临界信号所需的时间为一延迟时间，该延迟时间可以下式表示Tdelay — 2 X Teef X Sth ；其中Tdelay表示该延迟时间，Teef表示该参考周期信号的周期，Sth表示该临界信号。
7.一种可缩短启动时间的发射器，其特征在于，用来依据一输入信号发射一放大信号， 包括一锁相回路，用来依据一延迟信号产生一参考频率信号； 其中当该延迟信号表示致能时，该锁相回路产生该参考频率信号； 一功率放大器，用来依据该输入信号与该参考频率信号产生该放大信号；以及一根据权利要求3所述的单击电路，用来依据该输入信号产生该延迟信号， 其中当该输入信号从表示致能切换为表示不致能时，该单击电路所产生的该延迟信号仍表示致能并维持一延迟时间，而使该锁相回路于该延迟时间内仍维持产生该参考频率信号。
8.根据权利要求7所述的可缩短启动时间的发射器，其特征在于，该发射器还包括一缓冲电路，该缓冲电路用来修整该输入信号的波形；该缓冲电路包括M个串联连接的反相器，且M表示一偶数。
9.一种用来节省发射器的启动时间的方法，其特征在于，该发射器用来依据一输入信号发射一放大信号，该发射器具有一锁相回路以及一功率放大器，该锁相回路用来产生一参考频率信号，该功率放大器用来依据该输入信号与该参考频率信号产生该放大信号，该方法包括提供一单击电路；该单击电路依据该输入信号产生一延迟信号；以及依据该延迟信号控制该锁相回路以产生该参考频率信号。
10.根据权利要求9所述的用来节省发射器的启动时间的方法，其特征在于， 依据该延迟信号控制该锁相回路以产生该参考频率信号包括当该延迟信号表示致能时，该锁相回路产生该参考频率信号； 该单击电路依据该输入信号产生该延迟信号包括 当该输入信号表示致能时，产生表示致能的该延迟信号；当该输入信号从表示致能切换为表示不致能时，该延迟信号仍表示致能并维持一延迟时间，而使该锁相回路于该延迟时间内仍维持产生该参考频率信号。
全文摘要
一种单击电路、发射器及节省发射器启动时间的方法，该单击电路通过一除频电路依据周期信号产生器所产生的参考周期信号产生除频信号。如此，通过增加除频电路的除频次数即可增加除频信号的周期的数量级，而有效地减小周期信号产生器的RC振荡器的电阻值与电容值。因此，可缩减周期信号产生器的RC振荡器所占的电路面积，而使得单击电路可整合于芯片中。
文档编号H03L7/18GK102281064SQ20101020781
公开日2011年12月14日 申请日期2010年6月13日 优先权日2010年6月13日
发明者李文正 申请人:普诚科技股份有限公司