专利名称：非对称时钟开关电容电路的制作方法
技术领域：
本实用新型涉及一种开关电容电路，属于电路技术领域。
背景技术：
传统的开关电容电路使用对称的时钟进行控制。时钟的一相用来采样保持电荷， 另一相用来转移电荷，从而实现加减、积分、微分等功能。但采样保持和转移电荷对时间的需求并不相同。如果采用传统的50%占空比的对称时钟(如图5)控制开关电容电路，就会出现转移电荷时间不足的问题，从而改变实际的传递函数。
实用新型内容本实用新型所要解决的技术问题是提供一种开关电容电路。该电路通过调整时钟占空比，在不改变系统传输函数的前提下可以提高电路的建立性能。为解决上述技术问题，本实用新型提供一种非对称时钟开关电容电路，其特征是， 开关电容电路包含一产生非对称时钟信号的时钟电路，所述时钟电路产生的时钟信号一路为采样保持时钟信号，一路为转移电荷时钟信号，所述时钟信号中采样保持过程的时间小于转移电荷过程的时间。所述时钟电路产生的时钟信号占空比大于50%或小于50%。所述采样保持过程、所述转移电荷过程均由高电平触发。所述采样保持时钟信号时钟占空比小于50%，时钟信号为高电平，所述开关电容电路进行采样保持。所述转移电荷时钟信号时钟占空比大于50%，时钟信号为高电平，所述开关电容电路进行转移电荷。本实用新型所达到的有益效果本实用新型通过改变传统开关电容电路控制时钟的对称性从而在不改变系统传输函数的前提下可以提高电路的建立性能。本实用新型可以用于所有的开关电容电路以及使用开关电容电路构成的各种电路如ADC等，通过改变控制时钟的占空比可以在不改变系统传输函数的前提下可以提高电路的建立性能。
图1为开关电容同向积分器电路图；图2为图1的采样保持相等效模型；图3为图1的积分相等效模型；图4为本实用新型的非对称时钟信号；图5为现有技术中对称时钟信号。
具体实施方式
以下结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。以一种开关电容电路为实施例进行说明。图1为开关电容同向积分器电路图。开关电容积分器采样保持相等效模型如图2 所示，在采样保持相，输入电压V1采样到Cl电容上，上一相积分电压保持在C2电容上。开关电容积分器积分相等效模型如图3所示，在积分相，Cl电容上的采样电荷传递到积分电容C2上。因积分相需要的建立时间多于采样相，尤其在有反馈的情况下，积分相需要的建立时间更长。如采用传统的占空比为50%的对称时钟，如图5所示，积分相时钟Φ 2时间等于采样保持相时钟Φ ”就会使积分相建立时间过短，而采样相建立时间过长，从而导致积分精度不够。本实用新型采用非对称时钟，产生的时钟信号如图4所示，采样保持相时钟Φ1与积分相时钟Φ 2为非对称时钟，占空比不等于50%。时钟Φ 1高电平时采样保持，此时，时钟 Φ2为低电平，不触发积分相；时钟Φ1由高电平变为低电平时采样结束，此时，时钟Φ2为高电平，积分相开始电荷传递。积分相时钟Φ2中高电平时间长于采样保持相时钟Φ1中高电平时间，积分相建立时间大于采样相建立时间。通过改变控制时钟的占空比，使这样就可以在不改变传递函数的情况下提高积分精度。本领域普通技术人员可以意识到，本实用新型的非对称时钟开关电容电路不限于本实施例中提到的开关电容同向积分器电路，也可以应用于其他开关电容电路，或者应用于使用开关电容技术的诸如ADC等其他电路中，同样可以在不改变传递函数的情况下提高整个电路的性能。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。
权利要求1.一种非对称时钟开关电容电路，其特征是，开关电容电路包含一产生非对称时钟信号的时钟电路，所述时钟电路产生的时钟信号一路为采样保持时钟信号，一路为转移电荷时钟信号，所述时钟信号中采样保持过程的时间小于转移电荷过程的时间。
2.根据权利要求1所述的非对称时钟开关电容电路，其特征是，所述时钟电路产生的时钟信号占空比大于50%或小于50%。
3.根据权利要求1所述的非对称时钟开关电容电路，其特征是，所述采样保持过程、所述转移电荷过程均由高电平触发。
4.根据权利要求3所述的非对称时钟开关电容电路，其特征是，所述采样保持时钟信号时钟占空比小于50%，时钟信号为高电平，所述开关电容电路进行采样保持。
5.根据权利要求3所述的非对称时钟开关电容电路，其特征是，所述转移电荷时钟信号时钟占空比大于50%，时钟信号为高电平，所述开关电容电路进行转移电荷。
专利摘要本实用新型公开了一种非对称时钟开关电容电路，其特征是，开关电容电路包含一产生非对称时钟信号的时钟电路，所述时钟电路产生的时钟信号一路为采样保持时钟信号，一路为转移电荷时钟信号，所述时钟信号中采样保持过程的时间小于转移电荷过程的时间。本实用新型通过改变传统开关电容电路控制时钟的对称性，从而在不改变系统传输函数的前提下可以提高电路的建立性能。本实用新型可以用于所有的开关电容电路以及使用开关电容电路构成的各种电路，如ADC电路等，通过改变控制时钟的占空比可以在不改变系统传输函数的前提下提高电路的建立性能。
文档编号H03M1/54GK202077012SQ201120063518
公开日2011年12月14日 申请日期2011年3月11日 优先权日2011年3月11日
发明者吴钰淳 申请人:苏州易能微电子科技有限公司