专利名称：一种多合体功放电路的制作方法
技术领域：
本实用新型涉及功放技术领域，特别是一种多合体功放电路。
背景技术：
近年来，无线通信技术飞速发展。调制方式也越来越复杂，例如在WCDMA、 CDMA2000、0FDM等通信技术中，信号在被放大的同时，还具有较高的峰均比。传统的功率放大器为了对所放大信号的线性无失真放大，一般采用功率回退的方法，但是效率会大大的降低。功率放大器属于耗能的器件，通过牺牲效率去换取线性度，这种做法对电池的供电时间和器件的可靠性均有很大的不利影响。多合体功率放大器(DPA)发明于20世纪30年代。作为一个峰值包络功率(PEP) 以外提高的输出功率电平的效率手段，增加功率放大器的瞬时效率的利益没有得到很好的解决。在提高效率方面，多合体功率放大器成为近年来的人们研究的热点，因为它没有对带宽的限制，或需要通过一个数字信号处理器(DSP)来实现。数字信号处理技术主要运用在预失真和控制偏置电压的处理上。如图1所示，传统多合体功率放大器结构由2个功放组成一个主功放，一个辅助功放，主功放工作在B类或者AB类，辅助功放工作在C类。两个功放不是轮流工作，而是主功放一直工作，辅助功放到设定的峰值才工作(这个功放也叫作peak ampli-fier)。主功放后面的90°四分之一波长线是阻抗变换，目的是在辅助功放工作时，起到将主功放的视在阻抗减小的作用，保证辅助功放工作的时候和后面的电路组成的有源负载阻抗变低，这样主功放输出电流就变大。由于主功放后面有了四分之一波长线，为了使两个功放输出同相， 在辅助功放前面也需要90°相移。
发明内容有鉴于此，本实用新型的目的是提供一种多合体功放电路，能有效提高电路的工作效率。本实用新型采用以下方案实现一种多合体功放电路，包括主功放和辅助功放，其特征在于所述的主功放的输出端分两路输出，一路经一第一阻抗电路与一负载连接；另一路依次经第二阻抗电路和第三阻抗电路与所述的辅助功放连接，所述的辅助功放的输出端与所述负载连接。进一步地，所述的第一阻抗电路包括第一电容、第二电容和第一电阻；所述的第一电容的第一端与所述主功放的输出端连接，第二端与所述第二电容的第一端以及第一电阻的第一端连接；所述的第一电阻的第二端接地；所述第二电容的第二端与所述负载连接。进一步地，所述的第二阻抗电路包括第三电容、第四电容和第二电阻；所述的第三阻抗电路包括第五电容和第三电阻；所述的第三电容的第一端与所述主功放的输出端连接，第二端与所述第四电容第一端以及第二电阻的第一端连接；所述的第二电阻的第二端接地；所述第四电容的第二端与所述的第五电容的第一端以及第三电阻的第一段连接；所
3述第五电容的第二端接地；所述第三电阻的第二端与所述的辅助功放的输入端连接。本实用新型在传统的Doherty功率放大器的基础上，提出一种新型的Doherty放大器的结构，能在同等功率的前提下，有效提高电路的工作效率，电路结构简单，成本低，具有较好的实用价值。
图1是传统多合体功放电路原理示意图。图2是本发明实施例的电路原理示意图。
具体实施方式
以下结合附图及实施例对本实用新型做进一步说明。如图1所示，本实用新型提供一种多合体功放电路，包括主功放和辅助功放，其特征在于所述的主功放的输出端分两路输出，一路经一第一阻抗电路 Zi^与一负载连接；另一路依次经第二阻抗电路之和第三阻抗电路Zi 与所述的辅助功放连接，所述的辅助功放的输出端与所述负载RL连接。具体的，本实施例中，所述的第一阻抗电路包括第一电容、第二电容和第一电阻； 所述的第一电容的第一端与所述主功放的输出端连接，第二端与所述第二电容的第一端以及第一电阻的第一端连接；所述的第一电阻的第二端接地；所述第二电容的第二端与所述负载连接。所述的第二阻抗电路包括第三电容、第四电容和第二电阻；所述的第三阻抗电路包括第五电容和第三电阻；所述的第三电容的第一端与所述主功放的输出端连接，第二端与所述第四电容第一端以及第二电阻的第一端连接；所述的第二电阻的第二端接地；所述第四电容的第二端与所述的第五电容的第一端以及第三电阻的第一段连接；所述第五电容的第二端接地；所述第三电阻的第二端与所述的辅助功放的输入端连接。为了让一般技术人员更好的理解本实用新型，
以下结合附图用三步来阐述本实施例电路的工作原理(1)当输入功率较小时，阻抗ZP2.4远远大于阻抗因此主功放的输出功率主要经由通道1输出；(2)当输入功率达到开启辅助功放时，此时主功放已达到预饱和，但辅助功放的负载调制效应还不是很明显，阻抗ZP2.4还相当大；(3)当输入功率达到激励峰值时，阻抗急剧减小，功率主要经由通道2输出。以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
权利要求1.一种多合体功放电路，包括主功放和辅助功放，其特征在于所述的主功放的输出端分两路输出，一路经一第一阻抗电路与一负载连接；另一路依次经第二阻抗电路和第三阻抗电路与所述的辅助功放连接，所述的辅助功放的输出端与所述负载连接。
2.根据权利要求1所述的多合体功放电路，其特征在于所述的第一阻抗电路包括第一电容、第二电容和第一电阻；所述的第一电容的第一端与所述主功放的输出端连接，第二端与所述第二电容的第一端以及第一电阻的第一端连接；所述的第一电阻的第二端接地； 所述第二电容的第二端与所述负载连接。
3.根据权利要求1所述的多合体功放电路，其特征在于所述的第二阻抗电路包括第三电容、第四电容和第二电阻；所述的第三阻抗电路包括第五电容和第三电阻；所述的第三电容的第一端与所述主功放的输出端连接，第二端与所述第四电容第一端以及第二电阻的第一端连接；所述的第二电阻的第二端接地；所述第四电容的第二端与所述的第五电容的第一端以及第三电阻的第一段连接；所述第五电容的第二端接地；所述第三电阻的第二端与所述的辅助功放的输入端连接。
专利摘要本实用新型涉及一种多合体功放电路，包括主功放和辅助功放，其特征在于所述的主功放的输出端分两路输出，一路经一第一阻抗电路与一负载连接；另一路依次经第二阻抗电路和第三阻抗电路与所述的辅助功放连接，所述的辅助功放的输出端与所述负载连接。本实用新型与传统的多合体功放电路相比不仅电路简单，而且工作效率要高很多，具有较好的实用价值。
文档编号H03F3/68GK202268850SQ201120401470
公开日2012年6月6日 申请日期2011年10月20日 优先权日2011年10月20日
发明者余之喜, 杨华炜, 苏凯雄, 陈俊 申请人:福州大学