专利名称：兼容多种编码器与旋转变压器接口的信号处理装置的制作方法
技术领域：
本发明涉及数控机床、机器人和伺服控制技术等领域，特别适用于检测不同执行机构的位置、速度、角度信号使用的多种编码器与旋转变压器时的ー种具有兼容性的接ロ信号处理装置。
背景技术：
在数控机床、机器人和伺服控制技术等领域中，位置控制、速度控制或角度控制系统的检测单元是不可缺少的组成部分，其检测到的位置、速度或角度信息作为闭环控制的反馈信号，提高设备的运动速度、精度以及效率。目前市场上位置控制、速度控制或角度控制系统的检测单元主要采用以下三种元件増量式编码器、绝对式编码器和旋转变压器。増量式编码器体积小、价格低、精度高、响应速度快、性能稳定，广泛应用于雷达、光电经纬仪、地面指挥仪、机器人、数控机床、伺服控制等领域；绝对式编码器由机械位置決定的每个位置绝对唯一、抗干扰性强，便于记忆和保存，可以直接读出绝对位置信息，没有累积误差，数据的可靠性高，广泛应用于各种エ业系统中的角度、长度测量和定位控制，如数控机床和机器人等精度要求比较高的场合。旋转变压器是ー种精密角度、位置、速度检测装置，适用于所有使用旋转编码器的场合，特别是高温、严寒、潮湿、高速、高震动等旋转编码器无法正常工作的场合。由于旋转变压器以上特点，可完全替代光电编码器，被广泛应用在伺服控制系统、机器人系统、机械工具、汽车、电力、航空航天、船舶、建筑等领域的角度、位置检测系统中。为实现对增量式编码器和绝对式编码器的兼容，发明专利200810162067. X提出一种兼容多种编码器接ロ的交流伺服驱动器，该发明中所提出的驱动器能兼容增量式编码器和绝对式编码器；实用新型专利201020575348.0提出了ー种兼容多种位置反馈并且支持多种总线协议的交流伺服驱动器。但这些专利都没有涉及到对旋转变压器兼容问题的解决。而数控机床、机器人和伺服控制技术等领域中，为了要满足控制系统对精度、速度、性能以及环境的要求，位置控制、速度控制或角度控制系统的检测单元将使用不同的检测元件，这就需要设计ー种兼容多种增量式编码器、绝对式编码器和旋转变压器接ロ的信号处理装置。
发明内容
本发明的目的在于克服上述现有技术的不足，提供兼容多种编码器与旋转变压器接ロ的信号处理装置，以实现多种增量式编码器、绝对式编码器和旋转变压器与外接的运动控制单元连接，便于技术人员现场调试，提高信号处理装置的实用性和市场竞争力。
本发明的技术方案概述如下兼容多种编码器与旋转变压器接ロ的信号处理装置，至少包括信号输入接ロ模块1，信号调理电路模块2，FPGA电路模块3，信号输出接ロ模块4，其特征在于该装置可以同时处理ー种以上编码器与旋转变压器的信号，并且通过參数配置，选择输出ー种或ー种以上的信号处理的結果；信号输入接ロ模块I输出端与信号调理电路模块2输入端相连，信号调理电路模块2输出端与FPGA电路模块3输入管脚相连，FPGA电路模块3输出管脚与信号输出接ロ模块4相连；所述同时处理ー种以上编码器与旋转变压器的信号是指多种编码器和旋转变压器信号的所有组合方式。所述信号输入接ロ模块I至少包括増量式编码器信号输入接ロ 11，绝对式编码器信号输入接ロ 12，旋转变压器信号输入接ロ 13。所述信号调理电路模块2至少包括増量式编码器信号调理电路21，绝对式编码器信号调理电路22，旋转变压器信号调理电路23。所述FPGA电路模块3至少包括増量式编码器信号处理单元31，绝对式编码器信号处理单元32，旋转变压器信号处理单元33，信号输出单元34，且根据编码器与旋转编码器输出信号的特点及数据格式，采用Verilog HDL硬件描述语言编程实现各个単元的逻辑功能；所述绝对式编码器信号处理单元32至少包括多摩川绝对式编码器信号处理单元321，海德汉绝对式编码器信号处理单元322。所述信号输出接ロ模块4包括并行信号输出接ロ 41和串行信号输出接ロ 42。所述增量式编码器信号调理电路21包括差分单端信号转换电路211，光电隔离电路212，反向施密特触发器213 ;增量式编码器信号输入接ロ 11输出端与差分单端信号转换电路211的输入端相连，差分单端信号转换电路211的输出端与光电隔离电路212的输入端相连，光电隔离电路212的输出端与反向施密特触发器213的输入端相连，反向施密特触发器213的输出端与増量式编码器信号处理31输入端相连。所述绝对式编码器信号输入接ロ 12至少包括多摩川绝对式编码器信号输入接ロ121，海德汉绝对式编码器信号输入接ロ 122。所述绝对式编码器信号调理电路22至少包括多摩川绝对式编码器信号调理电路221，海德汉绝对式编码器信号调理电路222。所述多摩川绝对式编码器信号调理电路221包括差分单端信号转换电路2211，光电隔离电路2212，反向施密特触发器2213 ;多摩川绝对式编码器信号输入接ロ 121与差分单端信号转换电路2211的一端相连，差分单端信号转换电路2211的另一端与光电隔离电路2212的一端相连,光电隔离电路2212的另一端与反向施密特触发器2213的一端相连，反向施密特触发器2213的另一端与多摩川绝对式编码器信号处理单元321的一端相连。所述海德汉绝对式编码器信号调理电路222包括RS485收发芯片2221，光电隔离电路2222，反向施密特触发器2223 ；RS485收发芯片2221的一端与海德汉绝对式编码器信号输入接ロ 122相连，RS485收发芯片2221的另一端与光电隔离电路2222的一端相连，光电隔离电路2222的另一端与反向施密特触发器2223的一端相连，反向施密特触发器2223的另一端与海德汉绝对式编码器信号处理单元322的一端相连。 所述旋转变压器信号调理电路23包括差分线性放大器231，比较器232，光电隔离电路233，采样保持电路234，A/D转换器235 ;差分线性放大器231的输入端接旋转变压器信号输入接ロ 13，差分线性放大器231的输出端分别与比较器232和采样保持电路234的输入端相连，比较器232的输出端与光电隔离电路233的输入端相连，采样保持电路234的输出端与A/D转换器235的输入端相连,光电隔离电路233和A/D转换器235的输出端分别与旋转变压器信号处理单元33的输入端相连。
所述信号输出单元34用于寄存増量式编码器、绝对式编码器和旋转变压器的信号处理结果，通过对信号输出单元34中的控制寄存器的參数配置，选择输出ー种或ー种以上信号处理的結果；所述ー种以上信号处理的结果是指多种编码器和旋转变压器信号处理结果的所有组合方式；所述參数配置是由外接的运动控制単元通过并行信号输出接ロ 41或串行信号输出接ロ 42向信号输出单元34中的控制寄存器写入參数配置值，完成參数配置过程；信号输出的方式包括并行信号输出和串行输出；外接的运动控制単元为设备的运动控制控制单元，可以为数字信号处理器DSP、单片机、PC机、机器人控制单元、数控系统控制单元等等。与现有技术相比，本发明的有益效果在于
本信号处理装置具备增量式编码器、绝对式编码器和旋转变压器的信号接ロ，增量式编码器信号接ロ可以兼容市场上现有品牌的増量式编码器；绝对式编码器信号接ロ兼容多种主流协议的绝对式编码器；旋转变压器信号接ロ兼容各种品牌的旋转变压器。本发明通过參数配置可以选择ー种或ー种以上编码器与旋转变压器作为位置控制、速度控制或角度控制系统检测単元的检测元件，克服了现有装置只能同时选择一种类型编码器作为检测元件的缺点，实现了不需要更换检测元件接ロ的信号处理装置，就可以同时处理ー种以上编码器与旋转变压器的信号，满足控制系统对精度、速度、性能以及环境的要求，便于技术人员现场调试，使用方便，实用性好，具有良好的实际应用价值和市场竞争力。
图I是兼容多种编码器与旋转变压器接ロ的信号处理装置结构示意图；图2是增量式编码器信号调理电路实例图；图3是绝对式编码器信号调理电路实例图；图4是旋转变压器信号调理电路实例图。
具体实施例方式下面结合附图对本发明作进ー步说明。在数控机床、机器人和伺服控制技术等领域中，位置控制、速度控制或角度控制系统的检测单元是不可缺少的组成部分。在检测不同执行机构的位置、速度、角度信号时使用多种编码器与旋转变压器。本发明是ー种具有兼容多种编码器与旋转变压器接ロ的信号处理装置。该装置可以同时处理ー种以上的编码器与旋转变压器的信号。兼容多种编码器与旋转变压器接ロ的信号处理装置结构如图I所示，该信号处理装置，至少包括信号输入接ロ模块I，信号调理电路模块2，FPGA电路模块3，信号输出接ロ模块4 ;信号输入接ロ模块I至少包括増量式编码器信号输入接ロ 11，绝对式编码器信号输入接ロ 12，旋转变压器信号输入接ロ 13 ;信号调理电路模块2至少包括増量式编码器信号调理电路21，绝对式编码器信号调理电路22，旋转变压器信号调理电路23 ；FPGA电路模块3至少包括増量式编码器信号处理单元31，绝对式编码器信号处理单元32，旋转变压器信号处理单元33，信号输出单元34 ;信号输出接ロ模块4包括并行信号输出接ロ 41和串行信号输出接ロ 42 ;信号输入接ロ模块I输出端与信号调理电路模块2输入端对应相连,信号调理电路模块2输出端与FPGA电路模块3输入管脚对应相连，FPGA电路模块3输出管脚与信号输出接ロ模块4对应相连；该装置可以同时处理ー种以上的编码器与旋转变压器的信号，并且通过对信号输出単元34的控制寄存器的參数配置，选择输出ー种或ー种以上的信号处理的结果和选择信号输出的方式。増量式编码器信号调理电路实例图，如图2所示，该增量式编码器信号调理电路21包括差分单端信号转换电路211，光电隔离电路212，反向施密特触发器213 ;差分单端信号转换电路211的输入端与増量式编码器信号输入接ロ 11的输出端相连，差分单端信号转换电路211的输出端与光电隔离电路212的输入端相连，光电隔离电路212的输出端与反向施密特触发器213的输入端相连，反向施密特触发器213的输出端与増量式编码器信号处理31的输入端相连。増量式编码器的输出信号通过增量式编码器信号输入接ロ 11连接到差分单端信号转换电路211并获得单端信号，该单端信号通过光电隔离电路212和反向施密特触发器213输入到増量式编码器信号处理单元31中。増量式编码器信号处理单元31实现对増量式编码器信号的数字滤波、辨向、二倍频、四倍频、脉冲位置计数和自适应速度測量等的处理。 绝对式编码器信号调理电路实例图，如图3所示，该绝对式编码器信号输入接ロ12至少包括多摩川绝对式编码器信号输入接ロ 121，海德汉绝对式编码器信号输入接ロ122，绝对式编码器信号调理电路22至少包括多摩川绝对式编码器信号调理电路221，海德汉绝对式编码器信号调理电路222，绝对式编码器信号处理单元32至少包括多摩川绝对式编码器信号处理单元321，海德汉绝对式编码器信号处理单元322。所述多摩川绝对式编码器信号调理电路221包括差分单端信号转换电路2211，光电隔离电路2212，反向施密特触发器2213，差分单端信号转换电路2211的一端与多摩川绝对式编码器信号输入接ロ 121的输出端相连，差分单端信号转换电路2211的另一端与光电隔离电路2212的一端相连，光电隔离电路2212的另一端与反向施密特触发器2213的一端相连，反向施密特触发器2213的另一端与多摩川绝对式编码器信号处理单元321的一端相连。多摩川绝对式编码器的输出信号通过多摩川绝对式编码器信号输入接ロ 121连接到差分单端信号转换电路2211并获得单端信号，该单端信号通过光电隔离电路2212和反向施密特触发器2213输入到多摩川绝对式编码器信号处理单元321中，多摩川绝对式编码器信号处理单元321根据多摩川绝对式编码器数据协议对信号进行处理，从而获得位置值和状态ィ目息。所述海德汉绝对式编码器信号调理电路222包括RS485收发芯片2221，光电隔离电路2222，反向施密特触发器2223 ；RS485收发芯片2221的一端与海德汉绝对式编码器信号输入接ロ 122输出端相连，RS485收发芯片2221的另一端与光电隔离电路2222的一端相连，光电隔离电路2222的另一端与反向施密特触发器2223的一端相连，反向施密特触发器2223的另一端与海德汉绝对值编码器信号处理单元322的一端相连。海德汉绝对式编码器接收到海德汉绝对式编码器信号处理单元322发送的指令后输出信号，该信号通过海德汉绝对式编码器信号输入接ロ 121连接到RS485收发芯片2221并获得单端信号，该单端信号通过光电隔离电路2222和反向施密特触发器2223输入到海德汉绝对式编码器信号处理单元322中，海德汉绝对式编码器信号处理单元322根据海德汉绝对式编码器数据协议对信号进行处理，从而获得位置值和状态信息。旋转变压器信号调理电路实例图，如图4所示，该旋转变压器信号调理电路23包括差分线性放大器231，比较器232，光电隔离电路233，采样保持电路234，A/D转换器235，差分线性放大器231的输入端接旋转变压器信号输入接ロ 13，所述差分线性放大器231的输出端分别与比较器232和采样保持电路234的输入端相连；所述比较器232的输出端与光电隔离电路233的输入端相连；所述米样保持电路234的输出端与A/D转换器235的输入端相连；所述光电隔离电路233和A/D转换器235的输出端分别与旋转变压器信号处理 単元33的输入端相连。旋转变压器输出的正余弦信号，分别经旋转变压器信号调理电路23的差分线性放大、采样保持、A/D转换和正余弦信号转换为方波信号、光电隔离后，所得的信号输入到旋转变压器信号处理单元33进行辨向细分和计数等处理，并由信号输出单元34输出信号处理的結果。FPGA电路模块3中的各个信号处理单元根据相应编码器与旋转变压器信号的数据特点完成信号的处理，信号输出单元34用于寄存増量式编码器、绝对式编码器和旋转变压器的信号处理结果，并且通过对信号输出单元34中的控制寄存器的參数配置，选择输出増量式编码器、多摩川绝对式编码器、海德汉绝对式编码器和旋转变压器信号处理结果中的任意一种处理的结果，或任意两种的信号处理的结果，或任意三种信号处理的结果或全部信号，而且可以将信号处理结果以并行信号输出或串行输出的方式输出；參数配置是由外接的运动控制単元通过并行信号输出接ロ 41或串行信号输出接ロ 42向信号输出单元34中的控制寄存器写入參数配置值，完成參数配置过程。參数配置值设信号输出单元34中的控制寄存器为n位，n ^ 6，选定其中2位分别用来控制增量式编码器、多摩川绝对式编码器、海德汉绝对式编码器和旋转变压器信号的处理结果的输出方式，选择剩余中的任意4位分别用来控制增量式编码器、多摩川绝对式编码器、海德汉绝对式编码器和旋转变压器信号的处理结果是否输出，当某位被置为“I”(高电平)时，由该位控制的信号处理结果可以被输出，当某位被置为“0”(低电平)时，由该位控制的信号处理结果不可以被输出。如果控制处理结果的输出方式的这2位被置为“10”时，信号处理的结果只能以并行输出方式输出，如果这2位被置为“01”时，信号处理的结果只能以串行输出方式输出，如果这2位被置为“11”时，信号处理的结果既可以以并行输出方式输出，也可以以串行输出方式输出，如果这2位被置为“00”吋，禁止信号处理的结果输出；上述只是给出一种情况的參数配置值的規定，用户可以根据自己的需求自己确定。外接的运动控制単元为设备的运动控制控制単元，可以为数字信号处理器DSP、单片机、PC机、机器人控制单元、数控系统控制单元等
坐寸o在此说明书中，应当指出，以上实施例仅是本发明较有代表性的例子。显然，本发明不局限于上述具体实施例，还可以做出各种修改、变换和变形。因此，说明书和附图应被认为是说明性的而非限制性的。凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均应认为属于本发明的保护范围。
权利要求
1.兼容多种编码器与旋转变压器接ロ的信号处理装置，至少包括信号输入接ロ模块(I)，信号调理电路模块(2)，FPGA电路模块(3)，信号输出接ロ模块(4)，其特征在于该装置可以同时处理ー种以上编码器与旋转变压器的信号，并且通过參数配置，选择输出ー种或ー种以上的信号处理的结果；信号输入接ロ模块(I)输出端与信号调理电路模块(2)输入端相连，信号调理电路模块(2)输出端与FPGA电路模块(3)输入管脚相连，FPGA电路模块(3)输出管脚与信号输出接ロ模块(4)相连；所述同时处理ー种以上编码器与旋转变压器的信号是指多种编码器和旋转变压器信号的所有组合方式。
2.根据权利要求I所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述信号输入接ロ模块(I)至少包括増量式编码器信号输入接ロ(11)，绝对式编码器信号输入接ロ(12)，旋转变压器信号输入接ロ(13)。
3.根据权利要求I所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述信号调理电路模块(2)至少包括増量式编码器信号调理电路(21)，绝对式编码器信号调理电路(22)，旋转变压器信号调理电路(23)。
4.根据权利要求I所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述FPGA电路模块(3)至少包括増量式编码器信号处理单元(31)，绝对式编码器信号处理单元(32)，旋转变压器信号处理单元(33)，信号输出单元(34)，且根据编码器与旋转编码器输出信号的特点及数据格式，采用Verilog HDL硬件描述语言编程实现各个単元的逻辑功能；所述绝对式编码器信号处理单元(32)至少包括多摩川绝对式编码器信号处理单元(321)，海德汉绝对式编码器信号处理单元(322)。
5.根据权利要求I所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述信号输出接ロ模块(4)包括并行信号输出接ロ(41)和串行信号输出接ロ(42)。
6.根据权利要求I或3所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述增量式编码器信号调理电路(21)包括差分单端信号转换电路(211)，光电隔离电路(212)，反向施密特触发器(213);增量式编码器信号输入接ロ(11)的输出端与差分单端信号转换电路(211)的输入端相连，差分单端信号转换电路(211)的输出端与光电隔离电路(212)的输入端相连，光电隔离电路(212)的输出端与反向施密特触发器(213)的输入端相连，反向施密特触发器(213)的输出端与増量式编码器信号处理单元(31)的输入端相连。
7.根据权利要求I或2所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在干所述绝对式编码器信号输入接ロ(12)至少包括多摩川绝对式编码器信号输入接ロ (121)，海德汉绝对式编码器信号输入接ロ(122)。
8.根据权利要求I或3所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述绝对式编码器信号调理电路(22)至少包括多摩川绝对式编码器信号调理电路(221)，海德汉绝对式编码器信号调理电路(222)。
9.根据权利要求1、3或8所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在干所述多摩川绝对式编码器信号调理电路(221)包括差分单端信号转换电路(2211)，光电隔离电路(2212)，反向施密特触发器(2213);多摩川绝对式编码器信号输入接ロ(121)与差分单端信号转换电路(2211)的一端相连，差分单端信号转换电路(2211)的另一端与光电隔离电路(2212)的一端相连，光电隔离电路(2212)的另一端与反向施密特触发器(2213)的一端相连，反向施密特触发器(2213)的另一端与多摩川绝对式编码器信号处理单元(321)的一端相连。
10.根据权利要求1、3或8所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述海德汉绝对式编码器信号调理电路(222)包括RS485收发芯片(2221)，光电隔离电路(2222)，反向施密特触发器(2223) ;RS485收发芯片(2221)的一端与海德汉绝对式编码器信号输入接ロ(122)相连，RS485收发芯片(2221)的另一端与光电隔离电路(2222)的一端相连,光电隔离电路(2222)的另一端与反向施密特触发器(2223)的一端相连，反向施密特触发器(2223)另一端与海德汉绝对式编码器信号处理单元(322)的一端相连。
11.根据权利要求I或3所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述旋转变压器信号调理电路(23)包括差分线性放大器(231)，比较器(232)，光电隔离电路(233)，采样保持电路(234)，A/D转换器(235);差分线性放大器(231)的输入端接旋转变压器信号输入接ロ(13)，差分线性放大器(231)的输出端分别与比较器(232)和采样保持电路(234)的输入端相连，比较器(232)的输出端与光电隔离电路(233)的输入端相连，米样保持电路(234)的输出端与A/D转换器(235)的输入端相连,光电隔离电路(233)和A/D转换器(235)的输出端分别与旋转变压器信号处理单元(33)的输入端相连。
12.根据权利要求1、4或5所述的兼容多种编码器与旋转变压器接ロ的信号处理装置，其特征在于所述信号输出单元(34)用于寄存増量式编码器、绝对式编码器和旋转变压器的信号处理结果，通过对信号输出单元(34)中的控制寄存器的參数配置，选择输出ー种或ー种以上信号处理的结果；所述ー种以上信号处理的结果为多种编码器和旋转变压器信号处理结果的所有组合方式；所述參数配置是由外接的运动控制単元通过并行信号输出接ロ(41)或串行信号输出接ロ(42)向信号输出单元(34)中的控制寄存器写入參数配置值，完成參数配置过程。
全文摘要
本发明公开了一种兼容多种编码器与旋转变压器接口的信号处理装置。该装置至少包括信号输入接口模块，信号调理电路模块，FPGA电路模块，信号输出接口模块；信号输入接口模块、信号调理电路模块、FPGA电路模块、信号输出接口模块依次连接。该装置可以兼容市场上现有各种品牌的增量式、绝对式编码器及旋转变压器，本发明不需要更换检测元件接口的信号处理装置，就可实现同时处理一种以上编码器与旋转变压器的信号，并输出一种或一种以上的信号处理的结果，适用于不同类型的机械运动部件的位置、速度、角度信号的检测与处理，便于技术人员现场调试，使用方便，实用性好，具有良好的实际应用价值和市场竞争力。
文档编号H03K19/0175GK102624375SQ20121012062
公开日2012年8月1日 申请日期2012年4月24日 优先权日2012年4月24日
发明者刘雪, 潘海鸿, 罗海国, 钟文, 陈琳, 韦庆情 申请人:广西大学