专利名称：基于混合域fft的非二进制ldpc解码器的制作方法
基于混合域FFT的非二进制LDPC解码器
背景技术：
已经开发了包括存储系统、蜂窝电话系统和无线传输系统的各种数据传输系统。在这些系统的每一个中，经由某些介质将数据从发送方传输到接收方。例如，在存储系统中，经由存储介质将数据从发送方(即，写功能)发送到接收方(即，读功能)。因为以数字数据的形式存储和传输信息，所以引入了错误，该错误如果不更正可能损坏数据并且使信息不可用。任何传输的效率都受到由各种因素所导致的任何数据丢失的影响。已经开发了很多类型的错误检查系统来检测和校正数字数据中的错误。例如，在可能最简单的系统中，可以添加奇偶位到一组数据位，以保证该组数据位(包括奇偶位)具有偶数或者奇数个I。当使用奇数奇偶性时，在准备存储或者传输数据的时候，对该组中设为I的数据位的数量进行计数，如果该组中存在偶数个I，则将奇偶位设为1，以保证该组具有奇数个I。如果该组中存在奇数个1，则将奇偶位设为0，以保证该组具有奇数个I。在从存储设备获得数据或者通过传输接收数据之后，可以再次校验奇偶性，如果该组中具有偶数奇偶性，则数据中引入了至少一个错误。在这种简单级别上，可以检测到某些错误但不能进行校正。还可以在误差校正系统(包含于LDPC解码器中)中使用奇偶位。LDPC码是能够被可视地表示在
图1所示的Tanner图100中的基于奇偶性的码。在LDPC解码器中，针对一组变量节点110、112、114、116、118、120、122和124，在若干校验节点102、104、106和108中执行多次奇偶校验。在设计LDPC码时选择变量节点110-124和校验节点102-108之间的连接(或者边)，以均衡码的强度和获得数据时执行LDPC码所需的解码器的复杂度。在设计LDPC码时选择该组中奇偶位的数量和位置。以迭代过程在相互连接的变量节点110-124和校验节点102-108之间传递消息，将与应当出现在变量节点110-124中的值有关的置信度传递到所连接的校验节点102-108。基于这些消息在校验节点102-108中执行奇偶校验，并且如果有必要的话，将结果返回到所连接的变量节点110-124以更新置信度。可以以二进制或者非二进制方式来实现LDPC解码器。在二进制LDPC解码器中，变量节点110-124包含基于从存储设备获取的、由传输系统接收的或者以某些其它方式获得的一组数据和奇偶位的标量值。二进制LDPC解码器中的消息是作为表示正在进行发送的变量节点包含特定值的概率的空似然(plain-likelihood)概率值或者对数似然比率(LLR)值来传输的标量值。在非二进制LDPC解码器中，变量节点110-124包含来自伽罗华域(包含有限个元素、由大小Pk来特征化的有限域GF(pk)，其中P是质数，而k是正整数)的符号。非二进制LDPC解码器中的消息是多维向量(一般为空似然概率向量或者LLR向量)。可以按照如下的矩阵形式来表示变量节点110-124和校验节点102-108之间的连接，其中列表示变量节点，行表示校验节点，并且处于变量节点列和校验节点行的交叉点的来自伽罗华域随机非零元素a(i，j)表示变量节点和校验节点之间的连接并且提供变量节点和校验节点之间的消息的置换:
权利要求
1.一种低密度奇偶校验编码数据的解码装置，包含: 低密度奇偶校验解码器中的消息处理电路，可操作地用来在对数域中处理变量节点消息和校验节点消息；以及 所述低密度奇偶校验解码器中的校验节点计算电路，可操作地用来在实域中执行基于快速傅里叶变换的校验节点计算，其中所述消息处理电路和所述校验节点计算电路可操作地用来执行迭代层解码。
2.如权利要求1所述的装置，其中所述消息处理电路包含: 加法电路，可操作地用来在对数域中将连接层的变量节点值和所述连接层的校验节点值相加，以产生所述连接层的伽罗华域中每个符号的软对数似然比率值； 移位器，可操作地用来以当前层和所述连接层之间的差别对所述软对数似然比率值进行移位，以产生所述当前层的总软对数似然比率值；以及 减法电路，可操作地用来在所述对数域中从所述当前层的所述总软对数似然比率值中减去所述当前层的校验节点值，以产生所述当前层的变量节点值。
3.如权利要求1所述的装置，其中所述校验节点计算电路包含: 快速傅里叶变换电路，可操作地用来在所述实域中对当前层的变量节点值执行快速傅里叶变换； 幅值计算电路，可操作地用来提供来自所述快速傅里叶变换电路的输出值的幅值； 符号计算电路，可操作地用来提供来自所述快速傅里叶变换电路的所述输出值的符号；以及 校验节点存储器，可操作地用来存储所述幅值和所述符号。
4.如权利要求3所述的装置，其中所述校验节点计算电路进一步包含指数计算电路，可操作地用来计算连接层的所述幅值的指数值并且将所述符号施加到相应指数值。
5.如权利要求4所述的装置，其中所述校验节点计算电路进一步包含快速傅里叶逆变换电路，可操作地用来对所述指数计算电路的输出执行快速傅里叶逆变换，以产生所述实域中的所述连接层的校验节点值。
6.如权利要求5所述的装置，其中所述校验节点计算电路进一步包含变换电路，用来将所述连接层的所述校验节点值从所述实域变换到所述对数域。
7.如权利要求3所述的装置，其中所述校验节点计算电路进一步包含:指数计算电路，可操作地用来计算所述当前层的所述幅值的指数值并且施加所述符号到相应指数值。
8.如权利要求7所述的装置，其中所述校验节点计算电路进一步包含:快速傅里叶逆变换电路，可操作地用来对所述指数计算电路的输出执行快速傅里叶逆变换，以产生所述实域中的所述当前层的校验节点值。
9.如权利要求8所述的装置，其中所述校验节点计算电路进一步包含:变换电路，用来将所述当前层的所述校验节点值从所述实域变换到所述对数域。
10.如权利要求1所述的装置，进一步包含:第一变换电路，可操作地用来将当前层的变量节点值从所述对数域变换到所述实域。
11.如权利要求1所述的装置，其中所述消息处理电路和所述校验节点计算电路作为集成电路来实现。
12.如权利要求1所述的装置，其中将所述装置集成在存储设备中。
13.如权利要求1所述的装置，其中将所述装置集成在包含独立磁盘冗余阵列的存储系统中。
14.如权利要求1所述的装置，其中将所述装置集成在数据传输设备中。
15.一种在混合域低密度奇偶校验解码器中解码数据的方法，包含: 在对数域中于混合域低密度奇偶校验解码器中处理变量节点消息和校验节点消息； 将变量节点消息从所述对数域变换到实域； 在所述实域中执行基于快速傅里叶变换的校验节点计算，以产生实域校验节点消息，其中所述处理和所述校验节点计算包含迭代层解码；以及将所述实域校验节点消息从所述实域变换到所述对数域。
16.如权利要求15所述的方法，其中在所述对数域中的所述处理包含: 在所述对数域中将连接层的变量节点值和所述连接层的校验节点值相加，以产生所述连接层的伽罗华域中每个符号的软对数似然比率值； 按照当前层和所述连接层之间的差别对所述软对数似然比率值进行移位，以产生所述当前层的总软对数似然比率值；以及 在所述对数域中从所述当前层的所述总软对数似然比率值中减去所述当前层的校验节点值，以产生所述当前层的变量节点值。
17.如权利要求15所述的方法，其中所述校验节点计算包含在所述实域中使用快速傅里叶变换对变量节点值执行校验节点计算，以产生所述实域中连接层的校验节点值和所述实域中当前层的校验节点值，其中变换所述实域校验节点消息包含变换所述连接层的所述校验节点值和所述当前层的所述校验节点值。
18.—种存储系统，包含:` 保持数据集的存储介质； 写头，可操作地用来将所述数据集磁性记录到所述存储介质；以及 混合域低密度奇偶校验解码器，可操作地用来执行分层解码，包含: 消息处理电路，可操作地用来在对数域中处理变量节点消息和校验节点消息；以及 校验节点计算电路，可操作地用来在实域中执行基于快速傅里叶变换的校验节点计笪ο
19.如权利要求18所述的存储系统，其中所述消息处理电路包含: 加法电路，可操作地用来在对数域中将连接层的变量节点值和所述连接层的校验节点值相加，以产生所述连接层的伽罗华域中每个符号的软对数似然比率值； 移位器，可操作地用来以当前层和所述连接层之间的差别对所述软对数似然比率值进行移位，以产生所述当前层的总软对数似然比率值；以及 减法电路，可操作地用来在所述对数域中从所述当前层的所述总软对数似然比率值中减去所述当前层的校验节点值，以产生所述当前层的变量节点值。
20.如权利要求18所述的存储系统，其中所述校验节点计算电路包含: 快速傅里叶变换电路，可操作地用来在所述实域中对当前层的变量节点值执行快速傅里叶变换； 幅值计算电路，可操作地用来提供来自所述快速傅里叶变换电路的输出值的幅值； 符号计算电路，可操作地用来提供来自所述快速傅里叶变换电路的所述输出值的符号；以及校验节点存储器，可操作 地用来存储所述幅值和所述符号。
全文摘要
本公开涉及基于混合域FFT的非二进制LDPC解码器。本发明的各个实施例涉及解码数据的方法和装置，并且更具体地涉及在基于混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。例如，在一个实施例中，装置包括消息处理电路，可操作地用来在对数域中处理变量节点消息和校验节点消息，以及低密度奇偶校验解码器中的校验节点计算电路，可操作地用来在实域中执行基于快速傅里叶变换的校验节点计算。消息处理电路和校验节点计算电路执行迭代层解码。
文档编号H03M13/11GK103187979SQ20121042089
公开日2013年7月3日 申请日期2012年10月29日 优先权日2011年12月30日
发明者陈蕾, 李宗旺, 袁强生, 杨少华 申请人:Lsi公司