一种提前终止异步比较器的制作方法

专利名称：一种提前终止异步比较器的制作方法
技术领域：
本实用新型涉及电子技术领域，特别涉及一种提前终止异步比较器。
背景技术：
随着集成电路设计进入深亚微米工艺技术，功耗逐渐成为人们考虑和关注的因素。特别是个人计算设备和移动通信终端的快速增长，迫切需要通过低功耗技术来减少封装成本和提高产品的可靠性。因此低功耗设计成为集成电路设计的一个重要方向，贯穿于从系统设计、逻辑设计到物理设计以及工艺实现的整个集成电路设计流程。另一方面，基本运算单元的低功耗设计是低功耗设计重要的内容。比较器是数字系统的重要基本运算单元，传统的比较器消耗的功耗比较大。比较器的低功耗设计对于降低系统的功耗具有重大的意义。同步比较器是并行计算的，只要有输入，所有的数据都会并行进行运算，最后得到比较结果。也就是说，输入的每一位数据都会进行运算。但是，根据概率论的知识，两个随机数进行比较，前3位就可以比较出结果的概率达到87. 5%。随着位宽的增加，同步比较器有越来越多的数位进行没有必要的运算，因此消耗了越来越多的功耗。针对这个问题，迫切需要设计一种低功耗的比较器，从根本上减少比较运算的次数，从而降低功耗。

实用新型内容本实用新型的目的在于克服现有技术存在的缺点与不足，本实用新型提出一种提前终止异步比较器，本实用新型可以直接应用于低功耗异步LDPC解码器。本实用新型采用如下技术方案—种提前终止异步比较器，由至少一个两位异步比较单元及一个终止判断电路构成；两个以上的异步比较单元级联后与终止判断电路构成多位终止异步比较器，所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端、大于信号输出端与终止判断电路的输入端连接，异步比较单元的相等信号输出端从高位到低位依次连接，最低位异步比较单元的相等信号输出端与终止判断电路的相等信号输入端连接，所述终止判断电路输出为所述提前终止异步比较器的大于或相等信号、完成信号、小于信号输出端，待检测信号输入到异步比较单元的输入端；所述异步比较单元的预充电信号端与终止判断电路的预充电信号端连接；所述异步比较单元由PMOS管、NMOS管、反相器I、反相器2、反相器3构成；所述P表示PMOS管，N表示NMOS管；其中Pp P2、P3、P4、P5、P6的源极接电源，P2、P3> P5> N20的栅极接预充电信号，N2tl的源级接地；P1, P2、N1, N3的漏极与反相器I的输入端相接，P1的栅极与反相器I的输出端相接，作为大于信号的输出端；P3、P4、N6的漏极与反相器2的输入端相接，P4的栅极与反相器2的输出端相接，作为相等信号的输出端；P5、P6、N15、N18的漏极与反相器3的输入端相接，P6的栅极与反相器3的输出端相接，作为小于信号的输出端；N3, N6、N15的栅极连接作为相等信号的输入端；N4和N9的栅极连接作为异步比较单元的输入4，N1和N13的栅极接异步比较单元的输入為;N10和N17的栅极接异步比较单元的输)\B0，N14和N19的栅极接异步比较单元的输入4，N7和N16的栅极接异步比较单元的输入4 N11和N18的栅极接异步比较单元的输入4，N5和N8的栅极接异步比较单元的输入耳
，N2和N12的栅极接异步比较单元的输入耳，N1的源极与N2的漏极相接，N3的源极与N4 的漏极相接，N4的源极与N5的漏极相接，N6的源极与N7和N9的漏极相接，N7的源极与N8的漏极相接，N9的源极与Nltl的漏极相接，N15的源极与N16的漏极相接，N16的源极与N17的漏极相接，N5、N8、N1Q、N17的源极与Nn、N13的漏极相接，N11的源极与N12的漏极相接，N13的源极与N14的漏极相接，N2、N12、N14, N19的源极与N2tl的漏极相接，N2tl的源极接地。所述终止判断电路包括输出大于或相等信号的动态逻辑电路、输出小于信号的动态逻辑电路及一个逻辑或门，所述两个动态逻辑电路的输出端分别连接到逻辑或门的输入端。本实用新型的有益效果本实用新型利用异步电路结构的特点，通过统一的信号和终止判断电路，可以控制数据的计算，减少不必要的运算。同时，由两位的异步比较单元组成的异步比较器要比其他方式组成的异步比较器更具有速度和功耗方面的优势。因此，相比于同步比较器，本实用新型降低了功耗。

图I是一种提前终止异步比较器的示意图；图2是一种提前终止异步比较器的结构图；图3是图2中的两位异步比较单元的结构图；图4是图2中终止判断电路的结构图。
具体实施方式
下面结合实施例及附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例如图I所示一种提前终止异步比较器的示意图输入信号为预充电信号PRE、第一输入信号Datal、第二输入信号Data2,其中预充电信号PRE是控制电路工作的信号,第一输入信号Datal和第二输入信号Data2是需要进行比较运算的数据信号；所述输出信号完成信号DONE、大于或相等信号输出GT_or_EQ和小于信号输出LT,其中完成信号DONE表不比较运算已经完成，比较器不再工作，大于或相等输出信号GT or EQ表不第一输入信号大于或等于第二输入信号，小于输出信号表不第一输入信号小于第二输入信号。如图2所示为一种提前终止异步比较器的结构图，由至少一个两位异步比较单元及一个终止判断电路构成；两个以上的异步比较单元级联后与终止判断电路构成多位终止异步比较器，所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端LT、大于信号输出端GT与终止判断电路的输入端连接，异步比较单元的相等信号输出端EQ从高位到低位依次连接，最低位异步比较单元的相等信号输出端EQ与终止判断电路的相等信号输入端连接，所述终止判断电路输出为所述提前终止异步比较器的大于或相等信号GT orEQ、完成信号DONE、小于信号输出端LT，待检测信号输入到异步比较单元的输入端Data ；所述异步比较单元的预充电信号PRE端与终止判断电路的预充电信号端PRE连 第一输入信号和第二输入信号作为输入信号，直接输入到两位异步比较单元中，从高位开始运算，如果二者的高位相等，则该位的相等信号EQ输出有效，输入到下一位的异步比较单元中进行比较。如果二者的高位不相等，则相等信号EQ输出为0，该位后面的所有低位的异步比较单元将不会进行运算。终止判断电路则根据所有的大于信号输出、小于信号输出和最低位的相等信号输出，经过运算，产生完成信号DONE、大于或相等信号输出GT or EQ和小于信号输出，该电路结构能够保证以下特点，对于多比特的输入信号，如果在高位能得到第一输入信号和第二输入信号的比较结果，那么整个异步比较器就能立刻得到相应的比较结果和完成信号。如图4所示为终止判断电路的结构图，所述终止判断电路包括输出大于或相等信号的动态逻辑电路、输出小于信号的动态逻辑电路及一个逻辑或门，所述两个动态逻辑电路的输出端分别连接到或门的输入端。对于大于或相等信号GT or EQ输出，其下拉电路是并联的N+1个NMOS管，与一个栅极为预充电信号的NMOS管串联，其中的N个NMOS管的栅
极分别是N个大于输出信号(包括大于信号输出GT [N-1],大于信号输出GT [N-2],......,
大于信号输出GT),另外一个NMOS管的栅极是相等信号输出；对于小于信号LT输出，其下拉电路是并联的N个NMOS管，与一个栅极为预充电信号的NMOS管串联，其中的N个NMOS管的栅极分别是N个小于信号输出(包括小于信号输出LT[N-1],小于信号输出LT[N-2],……，小于信号输出LT);这两部分动态逻辑电路的输出分别连接到或门，最后产生完成信号DONE。如图3所示为两位异步比较单元的结构图，所述异步比较单元由PMOS管、NMOS管、反相器I、反相器2、反相器3构成；所述P表不PMOS管,N表不NMOS管；其中P1>P2>P3>P4>P5、P6的源极接电源，P2、P3、P5> N20的栅极接预充电信号，N20的源级接地；P1, P2, N1, N3的漏极与反相器I的输入端相接，P1的栅极与反相器I的输出端相接，作为大于信号的输出端GT;P3, P4, N6的漏极与反相器2的输入端相接，P4的栅极与反相器2的输出端相接，作为相等信号的输出端EQ;P5、P6、N15、N18的漏极与反相器3的输入端相接，P6的栅极与反相器3的输出端相接，作为小于信号的输出端LT;N3、N6、N15的栅极连接作为相等信号的输入端EQ_in ；[0034]N4和N9的栅极连接作为异步比较单元的输入4，N1和N13的栅极接异步比较单元的输入為;N10和N17的栅极接异步比较单元的输入4，N14和N19的栅极接异步比较单元的输AB1, N7和N16的栅极接异步比较单元的输入為，N11和N18的栅极接异步比较单元的输入
4,N5和N8的栅极接异步比较单元的输入I，NjPN12的栅极接异步比较单元的输入耳，N1的源极与N2的漏极相接，N3的源极与N4的漏极相接，N4的源极与N5的漏极相接，N6的源极与N7和N9的漏极相接，N7的源极与N8的漏极相接，N9的源极与Nltl的漏极相接，N15的源极与N16的漏极相接，N16的源极与N17的漏极相接，N5、N8、N10, N17的源极与Nn、N13的漏极相接，N11的源极与N12的漏极相接，N13的源极与N14的漏极相接，N2、N12、N14、N19的源极与N2tl的漏极相接，N2tl的源极接地。两位异步比较单元的实现功能如下当预充电信号或者相等输入信号有一个为低电平，该电路不运算；当预充电信号和相等信号输入均为高电平时，电路进行工作。若从 大于,贝U大于信号输出为高电平，相等输出信号和小于信号输出均为低电平；若乂人小于尾Si7,则小于信号输出为高电平,大于信号输出和相等信号输出均为低电平 ，若A為等于B1B0,则相等信号输出为高电平，大于信号输出和小于信号输出均为低电平。上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受所述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
权利要求1.一种提前终止异步比较器，其特征在于，由至少一个两位异步比较单元及一个终止判断电路构成；两个以上的异步比较单元级联后与终止判断电路构成多位终止异步比较器，所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端、大于信号输出端与终止判断电路的输入端连接，异步比较单元的相等信号输出端从高位到低位依次连接，最低位异步比较单元的相等信号输出端与终止判断电路的相等信号输入端连接，所述终止判断电路输出为所述提前终止异步比较器的大于或相等信号、完成信号、小于信号输出端，待检测信号输入到异步比较单元的输入端；所述异步比较单元的预充电信号端与终止判断电路的预充电信号端连接。
2.根据权利要求I所述的一种提前终止异步比较器，其特征在于，异步比较单元由PMOS管、NMOS管、反相器I、反相器2、反相器3构成；所述P表示PMOS管，N表示NMOS管；其中PpPyPyPpPpPe的源极接电源，P2、P3、P5、N2(i的栅极接预充电信号，N2ci的源级接地；PpHN3的漏极与反相器I的输入端相接,P1的栅极与反相器I的输出端相接，作为大于信号的输出端；P3、P4、N6的漏极与反相器2的输入端相接，P4的栅极与反相器2的输出端相接，作为相等信号的输出端；P5、P6、N15、N18的漏极与反相器3的输入端相接，P6的栅极与反相器3的输出端相接，作为小于信号的输出端；n3、n6、N15的栅极连接作为相等信号的输入端；N4和N9的栅极连接作为异步比较单元的输入4，N1和N13的栅极接异步比较单元的输\Aj ; N10和N17的栅极接异步比较单元的输入B0, N14和N19的栅极接异步比较单元的输入4，N7和N16的栅极接异步比较单元的输入 ，N11和N18的栅极接异步比较单元的输入4，N5和N8的栅极接异步比较单元的输入\，N2和N12的栅极接异步比较单元的输入耳，N1的源极与N2的漏极相接，N3的源极与N4的漏极相接，N4的源极与N5的漏极相接，N6的源极与N7和N9的漏极相接，N7的源极与N8的漏极相接，N9的源极与Nltl的漏极相接，N15的源极与N16的漏极相接，N16的源极与N17的漏极相接，N5、N8、N1Q、N17的源极与Nn、N13的漏极相接，N11的源极与N12的漏极相接，N13的源极与N14的漏极相接，N2、N12、N14, N19的源极与N2tl的漏极相接，N2tl的源极接地。
3.根据权利要求I所述一种提前终止异步比较器，其特征在于所述终止判断电路包括输出大于或相等信号的动态逻辑电路、输出小于信号的动态逻辑电路及一个逻辑或门，所述两个动态逻辑电路的输出端分别连接到或门的输入端。
专利摘要本实用新型公开了一种提前终止异步比较器，由至少一个两位异步比较单元及一个终止判断电路构成，两个以上的异步比较单元级联后与终止判断电路构成多位终止异步比较器；所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端、大于信号输出端与终止判断电路的输入端连接，异步比较单元的相等信号输出端从高位到低位依次连接，最低位异步比较单元的相等信号输出端与终止判断电路的相等信号输入端连接，所述终止判断电路输出大于或相等信号、完成信号、小于信号输出端；本实用新型利用异步电路结构的特点，通过统一的信号和终止判断电路，可以控制数据的计算，减少不必要的运算，相比于同步比较器，降低了功耗。
文档编号H03K5/22GK202617076SQ20122016190
公开日2012年12月19日 申请日期2012年4月17日 优先权日2012年4月17日
发明者姜小波, 叶德盛 申请人:华南理工大学