专利名称：一种抗干扰复位电路的制作方法
技术领域：
本实用新型涉及集成电路设计领域，具体涉及一种复位电路。
背景技术：
在集成电路的设计中，芯片的抗干扰问题不容忽视，在芯片带动较大的驱动电路时，驱动会对电源产生影响；复位电路的功能是保证芯片能够正常初始化，在利用电容的电压不突变原理，通过P-MOS管对电源充电实现初始化功能的复位电路中，由于P-MOS管处于导通状态，如果电源波动较大，或波动时间较长，会使内部电路产生误复位，造成芯片的功能混乱。
发明内容本实用新型要解决的问题是提供一种抗干扰复位电路，可以解决现有技术因P-MOS管导通，在电源波动情况下导致内部电路误复位的问题。本实用新型通过以下技术方案实现:一种抗干扰复位电路，包括源极与电源连接、漏极与一端接地的电容器连接的PMOS管，所述PMOS管和电容器的连接点与第一反相器、第二反相器、第三反相器串联构成的放大电路的输入端连接，所述放大电路的输出端连接外电路，所述PMOS管的栅极连接于第二反相器和第三反相器的连接点。本实用新型与现有技术相比的优点在于:—、利用PMOS管的特性，在复位过程结束后关闭PMOS管，使电源的波动不影响电容的电量，达到提高抗干扰性的目的；二、结构简单，实施方便，不影响芯片的成本。
图1为现有技术的复位电路的电路结构图。图2为本实用新型所述的抗干扰复位电路的电路结构图。
具体实施方式
如图1所示的复位电路，包括源极与电源6连接、漏极与一端接地的电容器2连接的PMOS管1，所述PMOS管I和电容器2的连接点与第一反相器3、第二反相器4、第三反相器5串联构成的放大电路的输入端连接，所述放大电路的输出端7连接外电路，所述PMOS管I的栅极接地。如图2所示的抗干扰复位电路，与图1相比的区别在于:PM0S管I的栅极连接于第二反相器4和第三反相器5的连接点。当芯片通电时，电容器2两端的电压为0，经过第一反相器3、第二反相器4控制PMOS管I导通对电容器2进行充电使芯片进入复位状态，复位过程结束后，电容器2上电压为VDD，经过第一反相器3、第二反相器4切断PMOS管，电容器2上的电压VDD保持，即使电源6的电压有波动，也不会对电容器2上的电压产生影响，芯片也就不会有误复位的情况，达到提高抗干扰性的目的。
权利要求1.一种抗干扰复位电路，包括源极与电源(6)连接、漏极与一端接地的电容器(2)连接的PMOS管(1)，所述PMOS管(I)和电容器(2)的连接点与第一反相器(3)、第二反相器(4)、第三反相器(5)串联构成的放大电路的输入端连接，所述放大电路的输出端(7)连接外电路，其特征在于:所述PMOS管(I)的栅极连接于第二反相器(4)和第三反相器(5)的连接点。
专利摘要本实用新型公开了一种抗干扰复位电路，涉及集成电路设计领域，包括源极与电源连接、漏极与一端接地的电容器连接的PMOS管，所述PMOS管和电容器的连接点与第一反相器、第二反相器、第三反相器串联构成的放大电路的输入端连接，所述放大电路的输出端连接外电路，所述PMOS管的栅极连接于第二反相器和第三反相器的连接点。本实用新型利用PMOS管的特性，在复位过程结束后关闭PMOS管，使电源的波动不影响电容的电量，达到提高抗干扰性的目的；而且结构简单，实施方便，不影响芯片的成本。
文档编号H03K17/22GK203027230SQ201220620730
公开日2013年6月26日 申请日期2012年11月22日 优先权日2012年11月22日
发明者谢卫国 申请人:江苏格立特电子有限公司