分时转态转压器的制造方法
【专利摘要】本发明公开了一种分时转态转压器，包括：一第一n型晶体管，其源极连接至一低电压，其栅极接收一输入信号，其漏极连接至一第一节点；一第二n型晶体管，其源极连接至该低电压，其栅极接收一反相输入信号，其漏极连接至一第二节点；一第一p型晶体管，其源极连接至一高电压，其栅极连接至一第四节点，其漏极连接至一第三节点；一第二p型晶体管，其源极连接至该高电压，其栅极连接该第三节点，其漏极连接至该第四节点；一路径控制电路，连接至该第一节点、该第三节点、该第二节点与该第四节点；以及一上拉控制电路，其连接至该高电压、该第三节点与该第四节点。
【专利说明】分时转态转压器
【技术领域】
[0001]本发明是有关于一种转压器(level shifter)，且特别是有关于一种分时转态转压器(level shifter with time-partition transformation)。
【背景技术】
[0002]请参照图1，其所绘示为现有转压器示意图。转压器包括第一 P型晶体管(Mpl)、第二 P型晶体管(Mp2)、第一 η型晶体管(Mnl)、以及第二 η型晶体管(Μη2)。第一 η型晶体管(Mnl)的源极连接至低电压(Vss)，第一 η型晶体管(Mnl)的栅极接收输入信号(IN)，第一 η型晶体管(Mnl)的漏极产生反相输出信号(OUTB);第二 η型晶体管(Μη2)的源极连接至低电压(Vss)，第二 η型晶体管(Μη2)的栅极接收反相输入信号(INB)，第二 η型晶体管(Μη2)的漏极产生输出信号(OUT)。第一 P型晶体管(Mpl)的源极连接至高电压(VPPH)，第一 P型晶体管(Mpl)的栅极连接至第二 η型晶体管(Μη2)的漏极，第一 P型晶体管(Mpl)的漏极连接至第一 η型晶体管(Mnl)的漏极；第二 P型晶体管(Μρ2)的源极连接至高电压(VPPH)，第二 P型晶体管(Μρ2)的栅极连接至第一 η型晶体管(Mnl)的漏极，以及第二 P型晶体管(Μρ2)的漏极连接至第二 η型晶体管(Μη2)的漏极。
[0003]再者，输入信号(IN)与反相输入信号(INB)在第一电压(Vpp)与低电压(Vss)之间变化，且高电压(VPPH)大于第一电压(Vpp)，以及第一电压(Vpp)大于低电压(Vss)。
[0004]当输入信号(IN)为第一电压(Vpp),以及反相的输入信号(INB)为低电压(Vss)时，第一 η型晶体管(Mnl)与第二 P型晶体管(Μρ2)为开启，而第二 η型晶体管(Μη2)与第一 P型晶体管(Mpl)为关闭。因此，输出信号(OUT)为高电压(VPPH),反相输出信号为低电压(Vss)。
[0005]反之，当输入信号(IN)为低电压(Vss),以及反相的输入信号(INB)为第一电压(Vpp)时，第一 η型晶体管(Mnl)与第二 P型晶体管(Μρ2)为关闭，而第二 η型晶体管(Μη2)与第一 P型晶体管(Mpl)为开启。因此，输出信号(OUT)为低电压(Vss),反相输出信号为高电压(VPPH)。
[0006]一般来说，第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)的尺寸(size)需要大于第一 P型晶体管(Mpl)与第二 P型晶体管(Mp2),如此才会有足够的电流强度(currentstrength)让转压器顺利动作。在实际的设计上，η型晶体管的尺寸至少要比p型晶体管的尺寸大上四倍以上。因此，现有的转压器虽然仅使用四个晶体管，但是需要很大的布局面积(layout area)。
[0007]再者，现有转压器在输出信号(OUT)由高电平转换(VPPH)为低电平(VSS)的转态(transition)过程，将会短暂地造成第二 P型晶体管(Mp2)与第二 η型晶体管(Μη2)同时开启，此时会产生短路电流(short circuitcurrent),造成转压器的大量功率消耗。同理，在反相输出信号(OUTB)由高电平转换(VPPH)为低电平(VSS)的转态过程，也将会短暂地造成第一 P型晶体管(Mpl)与第一 η型晶体管(Mnl)同时开启，并产生短路电流。
[0008]由于以上的说明可知，现有转压器的布局面积较大，且有功率消耗过大的缺点，因 此，提出另一种转压器来解决现有缺陷即为本发明所欲达成的目的。
【发明内容】
[0009]本发明的目的在于提供一种分时转态转压器，用于解决现有转压器的布局面积较大，且有功率消耗过大的问题。
[0010]本发明一种分时转态转压器，包括:一第一 η型晶体管，具有一第一源极连接至一低电压，一第一栅极接收一输入信号，以及一第一漏极连接至一第一节点；一第二 η型晶体管，具有一第二源极连接至该低电压，一第二栅极接收一反相输入信号，以及一第二漏极连接至一第二节点；一第一 P型晶体管，具有一第三源极连接至一高电压，一第三栅极连接至一第四节点，以一第三漏极连接至一第三节点；一第二 P型晶体管，具有一第四源极连接至该高电压，一第四栅极连接该第三节点，以及一第四漏极连接至该第四节点；一路径控制电路，连接至该第一节点、该第三节点、该第二节点与该第四节点，其中，该路径控制电路根据一第一控制信号用以控制该第一节点与该第三节点之间的连接关系，以及该第二节点与该第四节点之间的连接关系；以及一上拉控制电路，其连接至该高电压、该第三节点与该第四节点，其中，该上拉控制电路根据一第二控制信号判断是否提供该高电压至该第三节点与该第四节点；其中，该第一控制信号与该第二控制信号为非重叠信号。
[0011]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明。
【专利附图】
【附图说明】
[0012]图1所绘示为现有转压器示意图。
[0013]图2Α所绘示为本发明第一实施例转压器示意图。
[0014]图2Β所绘示为本发明第一实施例转压器的相关信号示意图。
[0015]图3所绘示为本发明第二实施例转压器示意图。
[0016]图4所绘示为本发明第三实施例转压器示意图。
[0017]其中，附图标记说明如下:
[0018]210、310、410:路径控制电路
[0019]220:上拉控制电路
【具体实施方式】
[0020]本发明的转态器中包括一路径控制电路(path controlling circuit)以及上拉控制电路(pull-up controlling circuit),其中路径控制电路以及上拉控制电路仅在输入信号(IN)转态的过程才会动作，使得本发明的分压器成为分时转态转压器。换句话说，适时地在输入信号(IN)转态的过程中操作路径控制电路以及上拉控制电路，本发明的转压器将不会出现暂时的短路电流。如此，将可有效地降低转压器的消耗功率并且也可以使用最小布局面积的晶体管来完成本发明的转压器。而本发明的详细电路以及说明如下:
[0021]请参照图2A，其所绘示为本发明第一实施例转压器示意图。转压器包括:第一P型晶体管(Mpl)、第二 P型晶体管(Mp2)、第一 η型晶体管(Mnl)、第二 η型晶体管(Μη2)、路径控制电路210以及上拉控制电路220。[0022]第一 η型晶体管(Mnl)的源极连接至低电压(Vss)，第一 η型晶体管(Mnl)的栅极接收输入信号(IN)，第一 η型晶体管(Mnl)的漏极连接至节点al，以及第二 η型晶体管(Μη2)的源极连接至低电压(Vss)，第二 η型晶体管(Μη2)的栅极接收反相输入信号(INB)，第二 η型晶体管(Μη2)的漏极连接至节点a2，其中，节点al与节点a2为转压器的二个输出端，并且可以产生互补的输出信号。例如，节点a2产生输出信号(0UT)，节点al产生反相输出信号(OUTB)。
[0023]第一 P型晶体管(Mpl)的源极连接至高电压(VPPH)，第一 p型晶体管(Mpl)的栅极连接至节点b2，第一 P型晶体管(Mpl)的漏极连接至节点bl，以及第二 P型晶体管(Mp2)的源极连接至高电压(VPPH)，第二 P型晶体管(Mp2)的栅极连接节点bl，第二 P型晶体管(Mp2)的漏极连接至节点b2。
[0024]路径控制电路210包括第一控制晶体管Mpcl与第二控制晶体管Mpc2，其中第一控制晶体管Mpcl的栅极接收第一控制信号(Cl)，第一控制晶体管Mpcl的源极连接至节点bl,第一控制晶体管Mpcl的漏极连接至节点al,
[0025]以及第二控制晶体管Mpc2的栅极接收第一控制信号(Cl)，第二控制晶体管Mpc2源极连接至节点b2，第二控制晶体管Mpc2的漏极连接至节点a2。根据本发明的第一实施例，第一控制晶体管Mpcl与第二控制晶体管Mpc2为P型晶体管。
[0026]上拉控制电路220包括第一上拉晶体管Mphl与第二上拉晶体管Mph2，其中，第一上拉晶体管Mphl的栅极接收第二控制信号(C2)，第一上拉晶体管Mphl的源极连接至高电压(VPPH)，第一上拉晶体管Mphl的漏极连接至节点bl ;第二上拉晶体管Mph2的栅极接收第二控制信号(C2)，第二上拉晶体管Mph2的源极连接至高电压(VPPH)，第二上拉晶体管Mph2的漏极连接至节点b2。根据本发明的第一实施例，第一上拉晶体管Mphl与第二上拉晶体管Mph2为P型晶体管。
[0027]更进一步说明，于输入信号(IN)以及反相输入信号(INB)的转态区间之外，路径控制电路210维持节点al与节点bl之间的连接关系，以及节点a2与节点b2之间的连接关系；并且，上拉控制电路220在禁能(disable state)状态，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2被关闭(turnedoff)。
[0028]在输入信号(IN)以及反相输入信号(INB)的转态区间的前缘,第一控制信号(Cl)先控制路径控制电路210切断节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系。接着，第二控制信号(C2)控制上拉控制电路220进入致能状态(enable)，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2被开启(turned on),使得节点bl以及节点b2的电压上拉至高电压(VPPH)。于该输入信号(IN)以及该反相输入信号(INB)转态后，第二控制信号(C2)再次禁能上拉控制电路220。接着，在输入信号(IN)以及反相输入信号(INB)的转态区间的后缘，第一控制信号(Cl)控制路径控制电路210维持节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系。
[0029]请参照图2B，其所绘示为本发明第一实施例转压器的相关信号示意图。其中，输入信号(IN)与反相输入信号(INB)为互补的关系，以及第一控制信号(Cl)与第二控制信号(C2)为非重叠信号(non-overlap signal),亦即二信号的信号缘(edge)并未对齐。再者，于输入信号(IN)的上升缘前后定义第一转态区间(P1)，于输入信号(IN)的下降缘前后定义第二转态区间(P2)。再者，输入信号(IN)与反相输入信号(INB)在第一电压(Vpp)与低电压(Vss)之间变化，且高电压(VPPH)大于第一电压(Vpp)，第一电压(Vpp)大于低电压(Vss)。举例来说，高电压(VPPH)为5V，第一电压(Vpp)为1.2V，低电压(Vss)为OV。
[0030]在时间点t0之前，亦即第一转态区间(Pl)之前，输入信号(IN)为低电压(Vss)，反相输入信号(INB)为第一电压(Vpp),第一控制信号(Cl)为低电压(Vss),以及第二控制信号(C2)为高电压(VPPH)。因此，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)为高电压(VPPH)。
[0031]在第一转态区间(Pl)的前缘(时间点t0),输入信号(IN)为低电压(Vss),反相输入信号(INB)为第一电压(Vpp)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为高电压(VPPH)。此时，路径控制电路210切断节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)为高电压(VPPH)。
[0032]在第一转态区间(Pl)中的时间点tl,输入信号(IN)为低电压(Vss),反相输入信号(INB)为第一电压(Vpp)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为低电压(Vss)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被致能，使得节点bl以及节点b2的电压上拉至高电压(VPPH)，而输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)为高电压(VPPH)。
[0033]在第一转态区间(Pl)中的时间点t2，输入信号(IN)转换为第一电压(Vpp)，反相输入信号(INB)转换为低电压(Vss)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为低电压(Vss)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被致能，使得节点bl以及节点b2的电压上拉至高电压(VPPH)，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)转换为低电压(Vss)。
[0034]在第一转态区间(Pl)中的时间点t3，输入信号(IN)为第一电压(Vpp)，反相输入信号(INB)为低电压(Vss)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为高电压(VPPH)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被禁能，使得节点bl以及节点b2的电压维持在高电压(VPPH)，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)为低电压(Vss)。
[0035]在第一转态区间(Pl)的后缘(时间点t4),输入信号(IN)为第一电压(Vpp),反相输入信号(INB)为低电压(Vss),第一控制信号(Cl)为低电压(VPPH),以及第二控制信号(C2)为高电压(VPPH)。此时，路径控制电路210再次建立节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，输出信号(OUT)转换为高电压(VPPH)，反相输出信号(OUTB)为低电压(Vss)。
[0036]同理，在第二转态区间(P2)之前(时间点t5之前)，输入信号(IN)为第一电压(Vpp)，反相输入信号(INB)为低电压(Vss),第一控制信号(Cl)为低电压(Vss),以及第二控制信号(C2)为高电压(VPPH)。因此，输出信号(OUT)为高电压(VPPH)，反相输出信号(OUTB)为低电压(Vss)。
[0037]在第二转态区间(P2)的前缘(时间点t5)，输入信号(IN)为第一电压(Vpp)，反相输入信号(INB)为低电压(Vss)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为高电压(VPPH)。此时，路径控制电路210切断节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，输出信号(OUT)为高电压(VPPH)，反相输出信号(OUTB)为低电压(Vss)。
[0038]在第二转态区间(P2)中的时间点t6，输入信号(IN)为第一电压(Vpp)，反相输入信号(INB)为低电压(Vss)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为低电压(Vss)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被致能，使得节点bl以及节点b2的电压上拉至高电压(VPPH)，而输出信号(OUT)为高电压(VPPH)，反相输出信号(OUTB)为低电压(Vss)。
[0039]在第二转态区间(P2)中的时间点t7,输入信号(IN)转换为低电压(Vss),反相输入信号(INB)转换为第一电压(Vpp)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为低电压(Vss)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被致能，使得节点bl以及节点b2的电压上拉至高电压(VPPH)，输出信号(OUT)转换为低电压(Vss)，反相输出信号(OUTB)为低电压(Vss)。
[0040]在第二转态区间(P2)中的时间点t8,输入信号(IN)为低电压(Vss),反相输入信号(INB)为第一电压(Vpp)，第一控制信号(Cl)为高电压(VPPH)，以及第二控制信号(C2)为高电压(VPPH)。此时，节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系被切断，并且上拉控制电路220被禁能，使得节点bl以及节点b2的电压维持在高电压(VPPH)，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)为低电压(Vss)。
[0041]在第二转态区间(P2)的后缘(时间点t9)，输入信号(IN)为低电压(Vss)，反相输入信号(INB)为第一电压(Vpp),第一控制信号(Cl)为低电压(VPPH),以及第二控制信号(C2)为高电压(VPPH)。此时，路径控制电路210再次建立节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，输出信号(OUT)为低电压(Vss)，反相输出信号(OUTB)转换为高电压(VPPH)。
[0042]由以上的说明可知，在输入信号(IN)以及反相输入信号(INB)转态的时间点t2以及t7时，由于路径控制电路210切断节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，因此将不会有短路电流(shortcircuit current)产生。
[0043]由于本发明的转压器不会产生短路电流，因此并不需要考虑第一 η型晶体管(Mnl)、第二 η型晶体管(Μη2)、第一 P型晶体管(Mpl)与第二 P型晶体管(Μρ2)之间的比例关系，仅需以最小布局面积的电极体来架构本发明的转压器即可。当然，上拉控制电路220以及路径控制电路210中的晶体管也是以最小布局面积的电极体来架构即可。因此，虽然第一实施例由8个晶体管所组成，但是其布局面积小于现有转压器的布局面积。
[0044]除了本发明第一实施例的路径控制电路210之外，也可利用其他晶体管来取代。请参照图3，其所绘示为本发明第二实施例转压器示意图。第二实施例与第一实施例的差异仅在于路径控制电路310，其他部份则类似不再赘述。
[0045]第二实施例的路径控制电路310由η型晶体管所组成，其包括:第一控制晶体管Mncl与第二控制晶体管Mnc2，其中第一控制晶体管Mncl的栅极接收第三控制信号(C3)，第一控制晶体管Mncl的源极连接至节点al,第一控制晶体管Mncl的漏极连接至节点bl,以及第二控制晶体管Mnc2的栅极接收第三控制信号(C3)，第二控制晶体管Mnc2的源极连接至节点a2，第二控制晶体管Mnc2的漏极连接至节点b2。[0046]其中，输入信号(IN)与反相输入信号(INB)在第一电压(Vppl)与低电压(Vss)之间变化，第三控制信号(C3)在第二电压(Vpp2)与低电压(Vss)之间变化。且高电压(VPPH)大于第二电压(Vpp2)，第二电压(Vpp2)大于第一电压(Vpp)，第一电压(Vpp)大于低电压(Vss)。举例来说，高电压(VPPH)为13.5V，第二电压(Vpp2)为3.3V，第一电压(Vpp)为
1.8V，低电压(Vss)为 OV。
[0047]由以上的偏压可知，当第三控制信号(C3)为3.3V时，将可控制节点al以及节点a2的最高电压为(3.3V-Vth)，其中Vth为第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)的临限电压。如此，第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)可利用低压元件工艺来制作，并成为低耐压的第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)。
[0048]相同的原理,第二控制信号(C2)与第三控制信号(C3)为非重叠信号。再者，于输入信号(IN)以及反相输入信号(INB)的转态区间之外，路径控制电路310维持节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，并且，上拉控制电路220在禁能(disable state)状态，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2为关闭(turned off)。
[0049]在输入信号(IN)以及反相输入信号(INB)的转态区间的前缘，第三控制信号(C3)先控制路径控制电路310切断节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系。接着，第二控制信号(C2)控制上拉控制电路220进入致能状态(enable)，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2被开启(turned on),进而使得节Abl以及节点b2的电压上拉至高电压(VPPH)。于该输入信号(IN)以及该反相输入信号(INB)转态后，第二控制信号(C2)再次禁能上拉控制电路220。接着，在输入信号(IN)以及反相输入信号(INB)的转态区间的后缘，第三控制信号(C3)控制路径控制电路310维持节点al与节点bl之间的连接关系，以及节点a2与节点b2之间的连接关系。
[0050]因此，第二实施例的转压器即可以正常操作不会产生短路电流，并且由于低耐压的第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)的关系，整个转压器的布局面积也可以更小。
[0051]请参照图4，其所绘示为本发明第三实施例转压器示意图。第三实施例与第一实施例的主要差异仅在于路径控制电路410，其他部份则类似不再赘述。
[0052]第三实施例的路径控制电路410由传输栅(transmission gate)所组成,其包括:第一传输栅中的第一 η型控制晶体管Mncl与第一 P型控制晶体管Mpcl，以及第二传输栅中的第二 η型控制晶体管Mnc2与第二 p型控制晶体管Mpc2。
[0053]第一传输栅中，第一 η型控制晶体管Mncl的栅极接收第三控制信号(C3)，第一 η型控制晶体管Mncl的源极连接至节点al,第一η型控制晶体管Mncl的漏极连接至节点bl,
以及第一 P型控制晶体管Mpcl的栅极接收反相第三控制信号第一 P型控制晶体管
Mpcl的源极连接至节点bl,
[0054]第一 P型控制晶体管Mpcl的漏极连接至节点al。
[0055]第二传输栅中，第二 η型控制晶体管Mnc2栅极接收第三控制信号(C3)，第二 η型控制晶体管Mnc2源极连接至节点a2，第二 η型控制晶体管Mnc2漏极连接至节点b2 ;第二
P型控制晶体管Mpc2栅极接收反相第三控制信号(巧)，第二 P型控制晶体管Mpc2源极连接至节点b2，第二 P型控制晶体管Mpc2漏极连接至节点a2。
[0056]其中，输入信号(IN)与反相输入信号(INB)在第一电压(Vppl)与低电压(Vss)之
间变化，第三控制信号(C3)与反相第三控制信号在第二电压(Vpp2)与低电压(Vss)
之间变化，且高电压(VPPH)大于第二电压(Vpp2),第二电压(Vpp2)大于第一电压(Vpp),第一电压(Vpp)大于低电压(Vss) ο举例来说，高电压(VPPH)为13.5V,第二电压(Vpp2)为3.3V，第一电压(Vpp)为1.8V，低电压(Vss)为0V。
[0057]同理，第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)可利用低压元件工艺来制作，并成为低耐压的第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)。
[0058]相同的原理,第二控制信号(C2)与第三控制信号(C3)为非重叠信号。再者，于输入信号(IN)以及反相输入信号(INB)的转态区间之外，路径控制电路410维持节点al与节点bl之间的连接关系以及节点a2与节点b2之间的连接关系，并且，上拉控制电路220在禁能(disable state)状态，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2为关闭(turned off)。
[0059]在输入信号(IN)以及反相输入信号(INB)的转态区间的前缘，第三控制信号(C3)与反相第三控制信号丨^ )先控制路径控制电路410切断节点al与节点bl之间的连接关
系，以及节点a2与节点b2之间的连接关系。接着，第二控制信号(C2)控制上拉控制电路220进入致能状态(enable)，也就是说，第一上拉晶体管Mphl与第二上拉晶体管Mph2被开启(turned on),使得 节点bl以及节点b2的电压上拉至高电压(VPPH)。于该输入信号(IN)以及该反相输入信号(INB)转态后，第二控制信号(C2)再次禁能上拉控制电路220。接着，在输入信号(IN)以及反相输入信号(INB)的转态区间的后缘，第三控制信号(C3)与反相第三控制信号(H)控制路径控制电路410维持节点al与节点bl之间的连接关系，以及节点a2与节点b2之间的连接关系。
[0060]因此，第三实施例的转压器即可以正常操作不会产生短路电流，并且由于低耐压的第一 η型晶体管(Mnl)与第二 η型晶体管(Μη2)的关系，整个转压器的布局面积也可以更小。
[0061]由以上的说明可知，本发明的分时转态转压器在输入信号转态的区间，利用非重叠的二个控制信号来操作路径控制电路以及上拉控制电路，将可有效地防止转压器在输入信号的转态过程产生短路电流。当短路电流不再产生时，即可利用最小面积的晶体管来布局以达成本发明的分时转态转压器，将使其具备低耗能以及布局面积优化的优势。
[0062]综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本发明所属【技术领域】中技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求所界定者为准。
【权利要求】
1.一种分时转态转压器,包括: 一第一 η型晶体管，具有一第一源极连接至一低电压，一第一栅极接收一输入信号，以及一第一漏极连接至一第一节点； 一第二 η型晶体管，具有一第二源极连接至该低电压，一第二栅极接收一反相输入信号，以及一第二漏极连接至一第二节点； 一第一 P型晶体管，具有一第三源极连接至一高电压，一第三栅极连接至一第四节点，以一第三漏极连接至一第三节点； 一第二 P型晶体管，具有一第四源极连接至该高电压，一第四栅极连接该第三节点，以及一第四漏极连接至该第四节点； 一路径控制电路，连接至该第一节点、该第三节点、该第二节点与该第四节点，其中，该路径控制电路根据一第一控制信号用以控制该第一节点与该第三节点之间的连接关系，以及该第二节点与该第四节点之间的连接关系；以及 一上拉控制电路，其连接至该高电压、该第三节点与该第四节点，其中，该上拉控制电路根据一第二控制信号判断是否提供该高电压至该第三节点与该第四节点； 其中，该第一控制信号与该第二控制信号为非重叠信号。
2.如权利要求1所述的分时转态转压器，其中，该上拉控制电路包括: 一第一上拉晶体管，其栅极接收该二控制信号，其源极连接至该高电压，以及其漏极连接至该第三节点； 一第二上拉晶体管，其栅极接收该第二控制信号，其源极连接至该高电压，以及其漏极连接至该第四节点； 其中，该第一上拉晶体管与该第二上拉晶体管为P型晶体管。
3.如权利要求2所述的分时转态转压器，其中，该路径控制电路包括: 一第一控制晶体管，其栅极接收该第一控制信号，其源极连接至该第三节点，其漏极连接至该第一节点； 一第二控制晶体管，其栅极接收该第一控制信号，其源极连接至该第四节点，其漏极连接至该第二节点； 其中，该第一控制晶体管与该第二控制晶体管为P型晶体管，该第一节点与该第二节点为该分时转态转压器的二输出端用以产生互补的输出信号。
4.如权利要求3所述的分时转态转压器,其中，该输入信号与该反相输入信号操作于一第一电压与该低电压之间，该第一控制信号与该第二控制信号操作于该高电压与该低电压之间，该输出信号与该反相输出信号操作于该高电压与该低电压之间，该高电压大于该第一电压，以及该第一电压大于该低电压。
5.如权利要求4所述的分时转态转压器,其中，于该输入信号以及该反相输入信号的一转态区间之外，该路径控制电路维持该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系，以及该第一上拉晶体管与该第二上拉晶体管为关闭。
6.如权利要求5所述的分时转态转压器,其中，于该输入信号的转态区间的一前缘,该第一控制信号动作以切断该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系。
7.如权利要求6所述的分时转态转压器，其中，于该第一控制信号动作后，该第二控制信号动作以开启该第一上拉晶体管与该第二上拉晶体管，使得该第三节点以及该第四节点的电压上拉至该高电压。
8.如权利要求7所述的分时转态转压器,其中，于该输入信号以及该反相输入信号转态后，该第二控制信号不动作以关闭该第一上拉晶体管与该第二上拉晶体管。
9.如权利要求8所述的分时转态转压器，其中，于该第二控制信号不动作后，在该转态区间的一后缘，该第一控制信号不动作以维持该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系。
10.如权利要求2所述的分时转态转压器，其中，该路径控制电路包括: 一第一控制晶体管，其栅极接收该第一控制信号，其源极连接至该第一节点，其漏极连接至该第三节点； 一第二控制晶体管，其栅极接收该第一控制信号，其源极连接至该第二节点，其漏极连接至该第四节点； 其中，该第一控制晶体管与该第二控制晶体管为η型晶体管，该第三节点与该第四节点为该分时转态转压器的二输出端用以产生互补的输出信号。
11.如权利要求10所述 的分时转态转压器,其中，该输入信号与该反相输入信号操作于一第一电压与该低电压之间，该第一控制信号操作于一第二电压与该低电压之间，该第二控制信号操作于该高电压与该低电压之间；该输出信号与该反相输出信号操作于该高电压与该低电压之间，以及，该高电压大于该第二电压，该第二电压大于该第一电压，该第一电压大于该低电压。
12.如权利要求11所述的分时转态转压器，其中，于该输入信号以及该反相输入信号的一转态区间之外，该路径控制电路维持该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系，且该上拉控制电路中的该第一上拉晶体管与该第二上拉晶体管为关闭。
13.如权利要求12所述的分时转态转压器，其中，于该输入信号的转态区间的一前缘，该第一控制信号动作以切断该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系。
14.如权利要求13所述的分时转态转压器，其中，于该第一控制信号动作后，该第二控制信号动作以开启该第一上拉晶体管与该第二上拉晶体管，使得该第三节点以及该第四节点的电压上拉至该高电压。
15.如权利要求14所述的分时转态转压器,其中，于该输入信号以及该反相输入信号转态后，该第二控制信号不动作以关闭该第一上拉晶体管与该第二上拉晶体管。
16.如权利要求15所述的分时转态转压器，其中，于该第二控制信号不动作后，在该转态区间的一后缘，该第一控制信号不动作以维持该第一节点与该第三节点之间的连接关系以及该第二节点与该第四节点之间的连接关系。
【文档编号】H03K19/00GK103944552SQ201310025952
【公开日】2014年7月23日 申请日期:2013年1月21日 优先权日:2013年1月21日
【发明者】郑彦诚, 张惠雯 申请人:旭曜科技股份有限公司