一种高速可配置流水线模数转换器的制造方法
【专利摘要】本发明提供一种高速可配置流水线模数转换器，包括：顺序连接的第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器；与上述各级电路连接的冗余校准电路；第一级电路通过第一开关与冗余校准电路连接；第二级电路通过第二开关与冗余校准电路连接；第一开关和第二开关均为闭合时，第一级电路至第十级电路以及快闪模数子转换器全部工作，实现第一频率的工作模式；第一开关和第二开关均为断开时，第一级电路和第二电路断开，第三级电路至第十级电路以及快闪模数子转换器工作，实现第二频率的工作模式。本发明具有高速、采样速率可调、可配置、位数可选的优点。
【专利说明】一种高速可配置流水线模数转换器
【技术领域】
[0001]本发明涉及集成电路领域，特别是指一种高速可配置流水线模数转换器。【背景技术】
[0002]随着无线通信技术的快速发展，多种协议标准的共存变得不可避免，由于不同协议标准对传输速度、传输质量有不同要求，它们所允许的输入信号频率范围、带宽、动态范围也存在较大差异，因此对于多标准终端设备来说，其需要不同分辨率和不同采样速率的AD (模数)转换器。
[0003]为实现分辨率、采样速率可变的模数转换器，目前业内有两种传统方案:方案一是将几种专用的ADC (模数转换器)并行地集成于一体，每种通信协议一种ADC，该方案的优点是低功耗，一种ADC工作时其它ADC关闭，每种协议都有优化过的专用ADC，缺点是面积大，研发周期长，多种专用ADC研发需要大量投入。
[0004]方案二是采用统一的ADC。该通用ADC按照所有通信协议中的最坏情况进行设计。该方案的优点是面积小、低成本，对于不同的通信协议，都依靠一个ADC来解决，缺点是性能过剩，在多协议下耗费过多的能量，并且对很大范围的性能要求来说，技术上很难实现。
[0005]鉴于以上原因，一种低面积、低功耗、能避免性能过剩的可配置A/D转换器就成了需求。
【发明内容】
[0006]本发明要解决的技术问题是提供一种高速、采样速率可调的、可配置、位数可选的模数转换器。
[0007]为解决上述技术问题，本发明的实施例提供一种高速可配置流水线模数转换器，包括:
[0008]顺序连接的第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器；
[0009]与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的冗余校准电路；
[0010]其中，所述第一级电路通过第一开关与所述冗余校准电路连接；所述第二级电路通过第二开关与所述冗余校准电路连接；
[0011]所述第一开关和所述第二开关均为闭合时，所述第一级电路至所述第十级电路以及所述快闪模数子转换器全部工作，实现第一频率的工作模式；
[0012]所述第一开关和所述第二开关均为断开时，所述第一级电路和所述第二电路断开，所述第三级电路至所述第十级电路以及所述快闪模数子转换器工作，实现第二频率的工作模式。
[0013]其中，与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电压产生电路，给每一级电路提供稳定的参考电压。
[0014]其中，与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的时钟产生电路，给每一级电路提供精确的时钟电路。
[0015]其中，上述模数转换器，还包括:
[0016]与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电流产生电路，以及与所述参考电流产生电路连接的频率电流转换器。
[0017]其中，所述频率电流转换器包括:运算放大器，至少I个MOS管，去耦合电容以及开关电容电路；
[0018]其中，运算放大器的输入端连接Vbg和至少3个MOS管中的第一个MOS管的漏极，输出连接到所述至少I个MOS管中的每个MOS的栅极，构成单位增益结构；
[0019]所述第一个MOS管的漏极同时连接到所述去耦合电容，以及由时钟控制的开关电容电路。
[0020]其中，所述第一级电路至所述第十级电路的每级电路均包括:
[0021]由第一时钟信号控制的第一 CMOS传输门开关、第二 CMOS传输门开关、第三CMOS传输门开关以及第四CMOS传输门开关；
[0022]与所述第一 CMOS传输门开关连接的第一采样电容，与所述第二 CMOS传输门开关连接的第二采样电容，与所述第三CMOS传输门开关连接的第三采样电容，与所述第四CMOS传输门开关连接的第四采样电容；
[0023]由第二时钟信号控制的第五CMOS传输门开关和第六CMOS传输门开关，所述第五CMOS传输门开关的一端与所述第一采样电容连接，另一端与余量放大器的输出端连接；所述第六CMOS传输门开关的一端与所述第四采样电容连接，另一端与所述余量放大器的输出端连接；
[0024]第一子模数转换器，与所述第一子模数转换器连接的第一子数模转换器，，所述第一子数模转换器还与所述第二采样电容以及所述第三采样电容连接；
[0025]共模反馈单元，与所述余量放大器的输出端连接；
[0026]所述余量放大器还与所述频率电流转换器的输出端连接。
[0027]其中，所述第一子数模转换器还与参考电压连接；
[0028]所述余量放大器的第一输入端还与所述第一采样电容和所述第二采样电容连接；
[0029]所述余量放大器的第二输入端还与所述第三采样电容和所述第四采样电容连接;
[0030]所述余量放大器的第一输入端和第二输入端通过第三时钟控制的第七CMOS传输门开关连接。
[0031]其中，所述第一子数模转换器中运算放大器电路包括:
[0032]第十三MOS管(M13)，第十四MOS管(M14)，第十五MOS管(M15)，第十六MOS管的(M16)，第十七MOS管(M17)作为各个支路的尾电流源；[0033]第三MOS管(M3)，第四MOS管(M4)是输入级差分对管，输入端连接差分输入信号，漏端分别连接到第五MOS管(M5)和第六MOS管(M6)的漏极；
[0034]且第五MOS管(M5)~第十MOS管(M10)分别首尾相连，构成共源共栅结构；
[0035]第七MOS管(M7)和第八MOS管(M8)的漏极分别连接到所述第一 MOS管(Ml)和第二 MOS管(M2)的栅极；
[0036]同时第一弥勒补偿电容(CO)连接到第九MOS管(M9)的源端与第十一 MOS管(Mll)的漏端，第二弥勒补偿电容(Cl)通过开关Tl连接到第九MOS管(M9)的源端与第十一 MOS管(MlI)的漏端；
[0037]第三弥勒补偿电容(C2)连接到第十MOS管(MlO)的源端与第十二 MOS管(M12)的漏端，第四弥勒补偿电容(C3)通过开关T2连接到第十MOS管(MlO)的源端与第十二 MOS管(Ml2)的漏端；
[0038]第^^一MOS 管(Mil)、第十二 MOS 管(M12)、第一 MOS 管(Ml)和第二 MOS 管(M2)、第十六MOS管(M16)构成输出级差分运放；
[0039]第十七MOS管(M17)，第十八MOS管(M18)，第十九MOS管(M19)，第二十MOS管(M20)，第二十一 MOS管(M21)，第二十二 MOS管(M22)分别与第五MOS管(M5)，第六MOS管(M6)，第十一 MOS 管(M11)，第十二 MOS 管(M12)，第十四 MOS 管(M14)，第十五 MOS 管(M15)并联，栅极由通用串行总线SPI端口信号控制的第一子开关TO和第二子开关T决定是否与偏置电压Vbiasl相连；
[0040]第三子开关Tl和第四子开关T2分别连接于第二弥勒补偿电容(Cl)和第四弥勒补偿电容(C3)输出节点之间，用于控制相位裕度。
[0041]其中，通过MOS管以及电容的配置，所述模数转换器还具有如下工作模式:
[0042]11级电路都关断的关断模式；
[0043]11级电路都关断，参考电压广生电路、时钟广生电路也关断，仅参考电流广生电路打开的预备模式；
[0044]11级电路都工作，采样速率远远小于100兆的低速模式，参考电流产生电路、参考电压产生电路、时钟产生电路正常工作；
[0045]所述模数转换器内部的参考电流产生电路关断，每级的参考电流由外部提供的外部提供参考电流模式；
[0046]所述模数转换器内部的参考电压产生电路关断，每级的参考电压由外部提供的外部提供参考电压模式；
[0047]所述模数转换器内部的时钟产生电路关断，每级电路的时钟由外部提供的外部提供时钟模式。
[0048]本发明的上述技术方案的有益效果如下:
[0049]上述方案中，通过第一开关和第二开关的设置，提供了一种位数可选(第一频率模式或第二频率模式)模数转换器，且该模数转换器的采样速率可调的(32MSPS到100MSPS)可配置，且还适用于不同的应用场合和工作状态。
【专利附图】
【附图说明】
[0050]图1为本发明的模数转换器的流水线结构图；[0051]图2为图1所示的模数转换器的每一级流水线电路结构图；
[0052]图3为图2所示的电路中的数模转换器的结构图；
[0053]图4为图2所示的电路中的运算放大器的结构图。
【具体实施方式】
[0054]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0055]如图1所示，本发明的实施例提供一种模数转换器，包括:顺序连接的第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器；
[0056]与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的冗余校准电路；
[0057]其中，所述第一级电路通过第一开关Kl与所述冗余校准电路连接；所述第二级电路通过第二开关K2与所述冗余校准电路连接；
[0058]所述第一开关Kl和所述第二开关K2均为闭合时，所述第一级电路至所述第十级电路以及所述快闪模数子转换器全部工作，实现第一频率的工作模式，如分辨率12的高分辨率工作模式，采样速率为100兆或接近100兆，11级流水线级都工作，参考电流产生电路、参考电压产生电路、时钟产生电路等其它电路模块也正常工作；
[0059]所述第一开关Kl和所述第二开关K2均为断开时，所述第一级电路和所述第二电路断开，所述第三级电路至所述第十级电路以及所述快闪模数子转换器工作，实现第二频率的工作模式，如分辨率为10的低分辨率工作模式。
[0060]其中，上述模数转换器中，还包括:
[0061]与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电压产生电路，给每一级电路提供稳定的参考电压。
[0062]其中，上述模数转换器中，还包括:与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的时钟产生电路，给每一级电路提供精确时钟的时钟电路。
[0063]其中，上述模数转换器中，还包括:
[0064]与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电流产生电路，以及与所述参考电流产生电路连接的频率电流转换器。该参考电流产生电路给每一级电路提供随频率自适应的偏置电流，该频率电流转换器(FCC)，产生随频率变化而变化的参考电流，当采样速率降低时，每级运放的偏置电流也减小，进而在保证转换器性能不变的同时，降低整体的功耗，实现模数转换器的功耗随频率降低而减小的目的。
[0065]如图3所示，所述频率电流转换器包括:运算放大器，至少I个MOS管，去耦合电容以及开关电容电路；
[0066]其中，运算放大器的输入端连接Vbg和至少3个MOS管中的第一个MOS管的漏极，输出连接到所述至少I个MOS管中的每个MOS的栅极，构成单位增益结构；
[0067]所述第一个MOS管的漏极同时连接到所述去耦合电容，以及由时钟控制的开关电容电路。
[0068]如图2所示，所述第一级电路至所述第十级电路的每级电路均包括:
[0069]由第一时钟信号CLKl控制的第一 CMOS传输门开关L1、第二 CMOS传输门开关L2、第三CMOS传输门开关L3以及第四CMOS传输门开关L4 ；
[0070]与所述第一 CMOS传输门开关LI连接的第一采样电容C11，与所述第二 CMOS传输门开关L2连接的第二采样电容C12，与所述第三CMOS传输门开关L3连接的第三采样电容C13，与所述第四CMOS传输门开关L4连接的第四采样电容C14 ；
[0071]由第二时钟信号CLK2控制的第五CMOS传输门开关L5和第六CMOS传输门开关L6,所述第五CMOS传输门开关L5的一端与所述第一米样电容Cll连接,另一端与余量放大器AMP的输出端连接；所述第六CMOS传输门开关L6的一端与所述第四采样电容C14连接，另一端与所述余量放大器AMP的输出端连接；
[0072]第一子模数转换器(Sub_ADC)，与所述第一子模数转换器(Sub_ADC)连接的第一子数模转换器(DAC)，所述第一子数模转换器(DAC)还与所述第二采样电容C12以及所述第三采样电容C13连接；
[0073]共模反馈单元CMFB，与所述余量放大器AMP的输出端连接；
[0074]所述余量放大器AMP还与所述频率电流转换器(FCC)的输出端连接。
[0075]其中，所述第一子数模转换器(DAC)还与参考电压Vref连接；
[0076]所述余量放大器AMP的第一输入端还与所述第一米样电容Cl I和所述第二米样电容C12连接；
[0077]所述余量放大器AMP的第二输入端还与所述第三采样电容C13和所述第四采样电容C14连接；
[0078]所述余量放大器AMP的第一输入端和第二输入端通过第三时钟CLKla控制的第七CMOS传输门开关L7连接。
[0079]其中，如图4所示，所述第一子数模转换器(DAC)中CMOS运算放大器电路包括:
[0080]第十三MOS管M13，第十四MOS管M14，第十五MOS管M15，第十六MOS管的M16，第十七MOS管M17作为各个支路的尾电流源；
[0081 ] 第三MOS管M3，第四MOS管M4是输入级差分对管，输入端连接差分输入信号，漏端分别连接到第五MOS管M5和第六MOS管M6的漏极；
[0082]且第五MOS管M5~第十MOS管MlO分别首尾相连，构成共源共栅结构；
[0083]第七MOS管M7和第八MOS管M8的漏极分别连接到所述第一 MOS管Ml和第二 MOS管M2的栅极；
[0084]同时第一弥勒补偿电容CO连接到第九MOS管M9的源端与第十一 MOS管Ml I的漏端，第二弥勒补偿电容Cl通过开关Tl连接到第九MOS管M9的源端与第十一 MOS管Ml I的
漏端；
[0085] 第三弥勒补偿电容C2连接到第十MOS管MlO的源端与第十二 MOS管M12的漏端，第四弥勒补偿电容C3通过开关T2连接到第十MOS管MlO的源端与第十二 MOS管M12的漏端;
[0086]第^^一MOS 管 Ml1、第十二 MOS 管 Ml2、第一 MOS 管 Ml 和第二 MOS 管 M2、第十六MOS管M16构成输出级差分运放；
[0087]第十七MOS管M17，第十八MOS管M18，第十九MOS管M19，第二十MOS管M20，第二^^一 MOS管M21，第二十二 MOS管M22分别与第五MOS管M5，第六MOS管M6，第^^一 MOS管Ml I，第十二 MOS管M12，第十四MOS管M14，第十五MOS管M15并联，栅极由通用串行总线SPI端口信号控制的第一子开关TO和第二子开关T决定是否与偏置电压Vbiasl相连；
[0088]第三子开关Tl和第四子开关T2连接于第二弥勒补偿电容Cl和第四弥勒补偿电容C3输出节点之间，用于控制相位裕度。
[0089]该实施例中，转换器在晶体管级采用可编程设计，每级的运算放大器为可编程运放，负载管接入的个数通 过数字开关TO，T进行设置，米勒补偿电容亦通过相同的方式可调，当采样速率变化时，运放的偏置电流也变化，通过数字开关的微调，在保证运放稳定性的同时，使运放的直流增益、小信号带宽、压摆率满足该频率的要求，进而使转换器工作在最佳状态。
[0090]通过上述两点可配置原理，本发明的上述模数转换器除上述正常工作的第一频率工作模式，以及第二频率工作模式外，还具有如下六种工作模式:
[0091]1:关断模式。此时，11级流水线级都关断，其它电路模块也关断，转换器功耗为最小值，此时，如图1中的开关Ta，Tb，Tc全部关断，数字编码输出统一为零。
[0092]2:预备模式。此时，11流水线级都关断，参考电压产生电路、时钟产生电路等模块也关断，仅参考电流产生电路打开，即Ta，Tb关断，Tc导通。采用该模式的目的是减小转换器的启动时间(参考电流产生电路的启动需要一定时间)。该模式消耗的功耗大于关断模式，小于其他工作模式。
[0093]3:低速模式。此时，11级流水线级都工作，采样速率远远小于100兆，通过运放的微调，使每级工作于合适的状态，转换器在该频率下具有最佳性能，此时参考电流产生电路、参考电压产生电路、时钟产生电路正常工作，即Ta，Tb, Tc全部导通。
[0094]4:外部提供参考电流模式。此时，转换器虽已启动，但内部的参考电流产生电路关断，即Tc关断，Ta, Tb全部导通，每级的参考电流由外部提供。
[0095]5:外部提供参考电压模式。此时，转换器内部的参考电压产生电路关断，即Tb关断，Ta, Tc全部导通，每级的参考电压由外部提供。
[0096]6:外部提供时钟模式。此时，转换器内部的时钟产生电路关断，即Ta关断，Tb，Tc全部导通，每级的时钟由外部提供。
[0097]另外，在上述由第一开关Kl和第二开关K2控制的第一分辨率的工作模式时，模数转换器的分辨率可以为12，采样速率为100兆或接近100兆，11级流水线级都工作，参考电流产生电路、参考电压产生电路、时钟产生电路等其它电路模块也正常工作。
[0098]在上述由第一开关Kl和第二开关K2控制的第二分辨率的工作模式时，模数转换器的分辨率可以为10，此时，11级流水线级中，前两级关断，后九级正常工作，位数为10，采样速率为100兆或接近100兆，此时参考电流产生电路、参考电压产生电路、时钟产生电路正常工作。[0099]本发明的上述模数转换器，在体系结构上采用可重构设计，最高两位具有关断功能，实现位数可选(10位或12位的转换)、采样速率可调的(32MSPS到100MSPS)可配置A/D转化器，其包含八种工作模式，适用于不同的应用场合和工作状态。
[0100]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种高速可配置流水线模数转换器，其特征在于，包括: 顺序连接的第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器； 与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的冗余校准电路； 其中，所述第一级电路通过第一开关与所述冗余校准电路连接；所述第二级电路通过第二开关与所述冗余校准电路连接； 所述第一开关和所述第二开关均为闭合时，所述第一级电路至所述第十级电路以及所述快闪模数子转换器全部工作，实现第一频率的工作模式； 所述第一开关和所述第二开关均为断开时，所述第一级电路和所述第二电路断开，所述第三级电路至所述第十级电路以及所述快闪模数子转换器工作，实现第二频率的工作模式。
2.根据权利要求1所述的模数转换器，其特征在于，与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电压产生电路，给每一级电路提供稳定的参考电压。
3.根据权利要求2所述的模数转换器，其特征在于，与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的时钟产生电路，给每一级电路提供精确的时钟电路。
4.根据权利要求3所述的模数转换器，其特征在于，还包括: 与所述第一级电路、第二级电路、第三级电路、第四级电路、第五级电路、第六级电路、第七级电路、第八级电路、第九级电路、第十级电路以及一个两位的快闪模数子转换器均连接的参考电流产生电路，以及与所述参考电流产生电路连接的频率电流转换器。
5.根据权利要求4所述的模数转换器，其特征在于，所述频率电流转换器包括:运算放大器，至少I个MOS管，去耦合电容以及开关电容电路； 其中，运算放大器的输入端连接Vbg和至少3个MOS管中的第一个MOS管的漏极，输出连接到所述至少I个MOS管中的每个MOS的栅极，构成单位增益结构； 所述第一个MOS管的漏极同时连接到所述去耦合电容，以及由时钟控制的开关电容电路。
6.根据权利要求5所述的模数转换器，其特征在于，所述第一级电路至所述第十级电路的每级电路均包括: 由第一时钟信号控制的第一 CMOS传输门开关、第二 CMOS传输门开关、第三CMOS传输门开关以及第四CMOS传输门开关； 与所述第一 CMOS传输门开关连接的第一采样电容，与所述第二 CMOS传输门开关连接的第二采样电容，与所述第三CMOS传输门开关连接的第三采样电容，与所述第四CMOS传输门开关连接的第四采样电容；由第二时钟信号控制的第五CMOS传输门开关和第六CMOS传输门开关,所述第五CMOS传输门开关的一端与所述第一采样电容连接，另一端与余量放大器的输出端连接；所述第六CMOS传输门开关的一端与所述第四采样电容连接，另一端与所述余量放大器的输出端连接； 第一子模数转换器，与所述第一子模数转换器连接的第一子数模转换器，所述第一子数模转换器还与所述第二采样电容以及所述第三采样电容连接； 共模反馈单元，与所述余量放大器的输出端连接； 所述余量放大器还与所述频率电流转换器的输出端连接。
7.根据权利要求6所述的模数转换器，其特征在于，所述第一子数模转换器还与参考电压连接； 所述余量放大器的第一输入端还与所述第一采样电容和所述第二采样电容连接；所述余量放大器的第二输入端还与所述第三采样电容和所述第四采样电容连接；所述余量放大器的第一输入端和第二输入端通过第三时钟控制的第七CMOS传输门开关连接。
8.根据权利要求6或7所述的模数转换器，其特征在于，所述第一子数模转换器中运算放大器电路包括: 第十三MOS管(M13)，第十四MOS管(M14)，第十五MOS管(M15)，第十六MOS管的(M16)，第十七MOS管(M17)作为各个支路的尾电流源； 第三MOS管(M3)，第四MOS管(M4)是输入级差分对管，输入端连接差分输入信号，漏端分别连接到第五MOS管(M5)和第六MOS管(M6)的漏极； 且第五MOS管(M5)~第十MOS管(MlO)分别首尾相连，构成共源共栅结构； 第七MOS管(M7)和第八MOS管(M8)的漏极分别连接到所述第一 MOS管(Ml)和第二MOS管(M2)的栅极； 同时第一弥勒补偿电容(CO)连接到第九MOS管(M9)的源端与第十一 MOS管(MlI)的漏端，第二弥勒补偿电容(Cl)通过开关Tl连接到第九MOS管(M9)的源端与第十一 MOS管(Mll)的漏端； 第三弥勒补偿电容(C2)连接到第十MOS管(MlO)的源端与第十二 MOS管(M12)的漏端，第四弥勒补偿电容(C3)通过开关T2连接到第十MOS管(MlO)的源端与第十二 MOS管(Ml2)的漏端； 第十一 MOS管(Mil)、第十二 MOS管(M12)、第一 MOS管(Ml)和第二 MOS管(M2)、第十六MOS管(M16)构成输出级差分运放； 第十七MOS管(M17)，第十八MOS管(M18)，第十九MOS管(M19)，第二十MOS管(M20)，第二十一 MOS管(M21 )，第二十二 MOS管(M22)分别与第五MOS管(M5)，第六MOS管(M6)，第十一 MOS管(Mil)，第十二 MOS管(M12)，第十四MOS管(M14)，第十五MOS管(M15)并联，栅极由通用串行总线SPI端口信号控制的第一子开关TO和第二子开关T决定是否与偏置电压Vbiasl相连； 第三子开关Tl和第四子开关 T2分别连接于第二弥勒补偿电容(Cl)和第四弥勒补偿电容(C3)输出节点之间，用于控制相位裕度。
9.根据权利要求8所述的模数转换器，其特征在于，通过MOS管以及电容的配置，所述模数转换器还具有如下工作模式: 11级电路都关断的关断1?式； 11级电路都关断，参考电压广生电路、时钟广生电路也关断，仅参考电流广生电路打开的预备模式； 11级电路都工作，采样速率远远小于100兆的低速模式，参考电流产生电路、参考电压产生电路、时钟产生电路正常工作； 所述模数转换器内部的参考电流产生电路关断，每级的参考电流由外部提供的外部提供参考电流模式； 所述模数转换器内部的 所述参考电压产生电路关断，每级的参考电压由外部提供的外部提供参考电压模式； 所述模数转换器内部的所述时钟产生电路关断，每级电路的时钟由外部提供的外部提供时钟模式。
【文档编号】H03M1/12GK103944571SQ201310023113
【公开日】2014年7月23日 申请日期:2013年1月22日 优先权日:2013年1月22日
【发明者】朱樟明, 刘术彬, 张翼飞, 杨银堂 申请人:西安电子科技大学