纠正突发错误的解码方法、解码设备和解码器的制造方法

纠正突发错误的解码方法、解码设备和解码器的制造方法
【专利摘要】本发明提供了用于纠正突发错误的解码方法、解码设备和解码器。具体而言，用于纠正突发错误的解码方法，包括：计算接收到的数据帧的初始校正子，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的；基于所计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。根据本发明的解码方法、解码设备和解码器，通过使用数据帧的初始校正子确定数据帧中包含的突发错误的错误可纠性以及错误模式，使得能够在数据被发送出去之前确定错误可纠性，而且具有较小的解码延时。
【专利说明】纠正突发错误的解码方法、解码设备和解码器
【技术领域】
[0001]本发明总体上涉及数据通信领域，特别地，涉及纠正突发错误的解码方法、解码设备和解码器。
【背景技术】
[0002]近来，随着通信和互联网领域(诸如高速SERDES)中的数据传输速率的不断增加，基于突发错误校正循环码的前向错误校正(FEC)技术正得到越来越广泛的应用。
[0003]例如，IEEE802.3ap标准要求能够校正高达11位的突发错误的缩短循环码(2112，2080)，其中2080比特为信息位，其余的32比特是校验位。通常，突发错误校正编码包括例如法尔码(Fire Code)，其生成多项式为8(Χ) = (Χ2η+1)ρ(Χ)。其中，所有的伽罗华域运算都在GF(2m)中执行，m是本原多项式p(X)的阶数，L为正整数，其中L≤m并且2L-1不可被P(X)的周期整除。
[0004]在编码器侧，通过使用线性时序电路，可以使用t(X)=b(X)+Xn_ku(X)实现编码计算。其中，t(x)为发送的编码数据，u(X)为信息位,并且13(1)=11^\1(1)1]10(^(1)。其中,η为编码数据的长度，k为信息位的长度，则n-k为校验位的长度。
[0005]在解码器侧，解码器通常利用如下方法对循环码进行解码。
[0006]首先，生成校正子。例如，可以使用s(x) =r (X)modg(X)生成校正子,其中r (X)为接收的码字，1"00=〖00+600，其中600为接收到的数据中包含的错误。具体而言，在生成校正子时，需要将所接收的数据存储在数据缓冲器中。在接收到整个帧之后，生成校正子，由此带来大约一个帧的解码延时接着，对校正子进行检测和测试，以获得对应的错误模式。校正子和错误模式之间存在如下关系:
[0007]s (X) =r (X) modg (x) = {t (x) +e (x)} modG (x) =e (x) modG (x)。
[0008]在获得了 e(x)之后，校正后的数据可表示为c(X)=r(X)+e(X)。
[0009]最后，在帧被解码之后，解码器将指示可纠或不可纠的标记与数据一起发送到上层。在IEEE802.3ap标准中，如果确定当前帧是不可纠的，则FEC层将修改64B/66B块的相关的同步头部，例如通过添加指示该错误不可纠的标记，使得PCS上层将知道将进入的帧已被破坏，并采取相应的措施。可见，在将数据发送到上层之前及时确定该帧是可纠的还是不可纠的非常重要。
[0010]在现有技术中，基于获得e(x)的不同的方式，已经发展了不同的解码方案。一种解码方案，例如Meggitt解码器，要求在确定整个帧的错误模式之后，确定错误是否可纠。然后，根据错误模式和该帧是否可纠，对帧进行进一步处理。然而，确定错误模式的过程将引入大约一帧的延时。因此，如果想要在数据被发送到上层之前确定该帧是可纠的还是不可纠的，则自接收数据起需要两个帧的解码延时。此外，这将要求较大的缓冲器来存储两个完整帧的数据。
[0011]另一种解码器基于法尔码来设计。通常的法尔码解码器可参见1972年由MIT出版社出版的“Error-Correcting Codes”。一般而言，基于法尔码的解码方案要求接收器具有相对高的计算能力，并且使用该解码方案的解码延时通常大约大于一个帧延时，而精确的延时与本原多项式P(X)的周期有关。
[0012]因此，需要提供一种克服现有技术的上述问题的改进的解码方案。

【发明内容】

[0013]本发明的一个目的在于，提供一种克服现有技术的上述问题的改进的解码方案。
[0014]为此，本发明提出了用于纠正突发错误的解码方法、解码设备和解码器。根据本发明的解码方法、解码设备和解码器，通过使用数据帧的初始校正子确定数据帧中包含的突发错误的错误可纠性以及错误模式，使得能够在数据被发送出去之前确定数据中包含的突发错误的错误可纠性，而且具有较小的解码延时。
[0015]根据本发明的第一方面，提供了一种用于纠正突发错误的解码方法，包括:计算接收到的数据帧的初始校正子，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的；基于所计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
[0016]根据本发明的第二方面，提供了一种用于纠正突发错误的解码设备，包括:初始校正子计算装置，配置为计算接收到的数据帧的初始校正子，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的；错误可纠性确定装置，配置为基于所计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及错误处理装置，配置为根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
[0017]根据本发明的第三方面，提供了一种用于纠正突发错误的解码器，包括:数据缓冲器，配置为用于存储接收到的数据帧，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的；初始校正子计算电路，配置为从所述数据缓冲器读取数据帧，并计算所述数据帧的初始校正子；错误可纠性确定电路，包括多个多路复用器和异或门，配置为基于所述初始校正子计算电路计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及错误处理电路，配置为根据所述错误可纠性确定电路所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
[0018]根据本发明的解码方法、解码设备和解码器，通过使用数据帧的初始校正子确定数据帧中包含的突发错误的错误可纠性以及错误模式，能够在数据被发送出去之前确定数据帧中包含的突发错误的错误可纠性，而且具有较小的解码延时。
【专利附图】

【附图说明】
[0019]通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
[0020]图1示出了适于用来实现本发明实施方式的示例性计算机系统/服务器的框图。
[0021]图2示出根据本发明一个实施例的用于纠正突发错误的解码方法的流程图。
[0022]图3示出了根据本发明一个实施例的确定数据帧中包含的突发错误的错误可纠性的方法的流程图。
[0023]图4示出了缩短循环码中的虚假错误的示意图。[0024]图5示出根据本发明一个实施例的用于纠正突发错误的解码设备的框图。
[0025]图6示出根据本发明一个实施例的解码器的总体结构。
[0026]图7示出根据本发明一个实施例的可纠性确定电路的框图。
[0027]图8A和图SB分别示出根据本发明一个实施例的第一校正子计算电路和第二校正子计算电路的示例性结构。
[0028]图9示出根据本发明一个实施例的错误模式确定电路的结构。
[0029]图1OA和图1OB分别在帧内以及帧间的级别上示出根据本发明一个实施例的流水控制的示意图。
【具体实施方式】
[0030]下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
[0031]所属【技术领域】的技术人员知道，本发明可以实现为系统、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即:可以是完全的硬件、也可以是完全的软件(包括固件、驻留软件、微代码等)，还可以是硬件和软件结合的形式，本文一般称为“电路”、“模块”或“系统”。此外，在一些实施方式中，本发明还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。
[0032]可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是一但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPR0M或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
[0033]计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
[0034]计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括一但不限于一无线、电线、光缆、RF等等，或者上述的任意合适的组合。
[0035]可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言一诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言一诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络一包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
[0036]下面将参照本发明实施方式的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，这些计算机程序指令通过计算机或其它可编程数据处理装置执行，产生了实现流程图和/或框图中的方框中规定的功能/操作的装置。
[0037]也可以把这些计算机程序指令存储在能使得计算机或其它可编程数据处理装置以特定方式工作的计算机可读介质中，这样，存储在计算机可读介质中的指令就产生出一个包括实现流程图和/或框图中的方框中规定的功能/操作的指令装置(instructionmeans)的制造品(manufacture)。
[0038]也可以把计算机程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令能够提供实现流程图和/或框图中的方框中规定的功能/操作的过程。
[0039]图1示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。图1显示的计算机系统/服务器12仅仅是一个示例，不应对本发明实施方式的功能和使用范围带来任何限制。
[0040]如图1所示，计算机系统/服务器12以通用计算设备的形式表现。计算机系统/服务器12的组件可以包括但不限于:一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
[0041]总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
[0042]计算机系统/服务器12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机系统/服务器12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
[0043]系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机系统/服务器12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图1未显示，通常称为“硬盘驱动器”)。尽管图1中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如⑶-ROM，DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施方式的功能。[0044]具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施方式中的功能和/或方法。
[0045]计算机系统/服务器12也可以与一个或多个外部设备14 (例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机系统/服务器12交互的设备通信，和/或与使得该计算机系统/服务器12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口 22进行。并且，计算机系统/服务器12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器20通过总线18与计算机系统/服务器12的其它模块通信。应当明白，尽管图中未示出，可以结合计算机系统/服务器12使用其它硬件和/或软件模块，包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
[0046]本发明的目的之一在于提供一种在数据帧被发送到上层之前能够确定数据中的突发错误(如果存在的话)的可纠性，而且解码延时较小的解码方案。
[0047]下面将参照图2至图10更具体地描述本发明。图2示出根据本发明一个实施例的用于纠正突发错误的解码方法200的流程图。
[0048]如图2所示，首先，步骤S202处，计算接收到的数据帧的初始校正子，其中数据帧是基于针对突发错误纠正的循环码进行编码的。
[0049]注意，在下文中，数据帧和循环码可以互换使用。本领域技术人员了解，将接收的码字r(x)，也可以写成r(n，k)的形式(其中η为码字的长度，k为信息位的长度)除以生成多项式g(x)(其阶数为n-k)所得的余数多项式称为校正子多项式(以下称为初始校正子)S(X)，即:
[0050]s (X) =r (X) mod g (x)
[0051]因此，s (X)的阶数必然低于g(x)的阶数，也就是说，s (X)是一个阶数为η-k-l或更小的多项式。S(X)的形式例如为:
[0052]s(x) = a0+a1x1+a2x2+...Bn-JrfXn+1 其中,为 s (X)的各项的系数，可以为 O 或者I。
[0053]在一个示例中，循环码为法尔码，其生成多项式为8(Χ) = (Χ2Η+1)Ρ(Χ)，其中P(X)为本原多项式，所有的伽罗华域运算都在GF(2m)中执行，m是p(X)的阶次，L为正整数，其中L≤m并且2L-1不可被p(X)的周期整除，其中，χ2Μ+1被定义为错误模式多项式，P (χ)还被定义为错误位置多项式。L表示使用该循环码能够校正的突发错误的比特数。
[0054]接着，在步骤S204，基于在步骤S202计算的初始校正子，确定数据帧中包含的突发错误的错误可纠性。如上所述，已经在步骤S202获得了初始校正子，如果能够确定初始校正子与错误可纠性之间的关系，从而根据所计算的初始校正子确定错误是否可纠，这将是有益的。为了描述清楚起见，以下将以ΙΕΕΕ802.3ap标准为例，推导初始校正子与错误可纠性之间的关系，从而使得能够根据初始校正子确定突发错误是否可纠。
[0055]对于IEEE802.3ap标准，生成多项式为:
[0056]g (χ) =χ32+χ23+χ21+χη+χ2+1，[0057]其中，g(x)可被因子化为:
[0058]g(x) = (x21+l) (xn+x2+l),
[0059]其中χη+χ2+1为在GF⑵上不可约的本原多项式，称为错误位置多项式，而x21+l为错误模式多项式。这一编码可以校正具有长度小于等于11比特的突发错误。
[0060]假定存在长度为11比特或者更小的突发错误，则令错误模式为e(x)=x屯(X)，其中，B(X)为阶数小于等于10的多项式，并且j不大于η-1。因此，多项式B(X)和x21+l以及B(X)和xn+x2+l为互质的，并且，很明显，V和x21+l以及d和xn+x2+l也是互质的。则存在如下关系，
[0061 ] r (χ) modg (x) = {t (x) +xJB (χ)} modg (x) =xJB (χ) modg (χ)幸 O
[0062]另一方面，当且仅当r (χ)是码字本身时，r (χ)可被g(x)整除，即r(x) modg (X)=O。现在，令
[0063]S1 (x) =r (x) mod (x21+l),
[0064]s2 (x) =r (x) mod (xn+x2+l),
[0065]其中，Sl(x), s2(x)分别称为第一校正子和第二校正子。现有研究已经表明，第一校正子S1 (χ)、第二校正子S2 (χ)与突发错误的错误可纠性之间存在如下关系:
[0066]如果8100=0，且8200=0，则表明没有检测到接收的码字1*00中存在错误；
[0067]如果S1 (χ)=0,且s2(x)古O或者S1 (χ)古O,且S2 (χ) =0,则表明突发错误不可纠；
[0068] 如果S1 (χ)关0，且S2 (x) ^ O,并且S1 (χ)中连续零的个数小于等于10，则表明突发错误不可纠，否则突发错误可纠。
[0069]对于广义的生成多项式g(x) = (χ2η+1)Ρ(χ)，存在与以上类似的情况。
[0070]通过上述推导过程可知，如果能够获得第一校正子S1(X)和第二校正子s2(x)，则可根据它们确定当前帧中包含的突发错误是可纠的还是不可纠的。
[0071]以上说明表明可以对接收的码字r(x)进行模运算来计算第一校正子S1(X)和第二校正子S2(X)。然而，由于接收的码字r (X)的长度为η比特,这使得计算第一校正子S1(X)和第二校正子S2(X)将需要大量操作并且延时较大。以下详细说明如何根据初始校正子S(X)计算第一校正子S1(X)和第二校正子S2(X)。
[0072]由于 s(x) =r (χ) modg (χ) =e (χ) modg (χ)，因此，令 e (x) =a (x) G (x)+s (χ),因此S1 (χ) =r (χ) mod (x21+l) =e (x) mod (x21+l) = [a (x) g (x) +s (x) ] mod (x21+l)。其中，x21+l 是 g (χ)的因子，因此，S1 (x) =s (x)mod (x21+l)。
[0073]同理可得，
[0074]s2 (χ) =r (χ) mod (xn+x2+l) =e (x) mod (xn+x2+l) = [a (x) g (x) +s (x) ] mod (xn+x2+l)其中，(xn+x2+l)是 g(x)的因子，因此，s2(x)=s(x)mod(xn+x2+l)。
[0075]可见，在得到初始校正子s(x)之后，可对初始校正子S(X)使用两个取模运算来得到第一校正子S1(X)和第二校正子S2(X)。而对于该模操作，可以使用移位和减法运算来减小计算复杂度。因此，在整个帧接收到之后，在得到初始校正子S(X)之后，可以采用某些组合逻辑来计算第一校正子S1 (X)和第二校正子S2 (X)。
[0076]图3示出了根据本发明一个实施例的确定数据帧中包含的突发错误的错误可纠性的步骤204的流程图300。具体而言，在步骤S302，基于在步骤S202计算的初始校正子，利用错误模式多项式计算第一校正子。具体而言，计算第一校正子的步骤S302包括:将在步骤S202计算的初始校正子除以错误模式多项式；和将所获得的余式确定为第一校正子。
[0077]在具体实现时，将在步骤S202计算的初始校正子除以所述错误模式多项式包括:对在步骤S202计算的初始校正子中阶次大于错误模式多项式的最高阶的项进行移位运算；以及对移位运算后的结果与初始校正子中阶次不大于错误模式多项式的最高阶的项进行减法运算。
[0078]例如，可以对初始校正子的最高阶至阶次为2L-1的项均移位2L — I位。具体而言，在IEEE802.3ap标准中，对最高项χ31移位21位，与之类似地，对于阶次为21的项也移位21位。然后，将移位运算后的结果与初始校正子中阶次不大于2L -1的项进行减法运算，例如可通过异或运算来实现。
[0079]在步骤S304，基于在步骤S202计算的初始校正子，利用错误位置多项式计算第二校正子。具体而言，计算第二校正子包括:将在步骤S202计算的初始校正子除以错误位置多项式；和将所获得的余式确定为第二校正子。
[0080]在具体实现时，将在步骤S202计算的初始校正子除以所述错误位置多项式包括:对在步骤S202计算的初始校正子中阶次大于错误位置多项式的最高阶的项进行移位运算；以及对移位运算后的结果与初始校正子中阶次不大于错误位置多项式的最高阶的项进行减法运算。
[0081]此处的移位运算和减法运算与上述关于计算第一校正子时描述的移位运算和减法运算相似。不同之处在于，根据错误位置多项式的具体形式，可能需要将初始校正子的阶次大于错误位置多项式的最高阶的项进行多于一次的移位，以及可能需要迭代地执行移位运算和减法运算。 [0082]在步骤S306，根据所计算的第一校正子S1(X)和第二校正子S2(X)，按照预定规则确定数据帧中包含的突发错误的错误可纠性。
[0083]在一个示例中，预定规则如下:
[0084]第一校正子和第二校正子都为零，表明没有检测到接收的数据帧中存在错误；第一校正子和第二校正子中的仅一个校正子为零，突发错误不可纠；第一校正子和第二校正子两者都不为零，且第一校正子中连续零的个数小于等于循环码可纠的最大突发错误的长度减一，则确定突发错误不可纠，否则突发错误可纠。
[0085]具体而言，如果S1 (x)=0，且S2(X)=O,则表明没有检测到r(x)中存在错误；如果S1 (x)=0,且s2(x)古O或者S1 (χ)古O,且S2 (x)=0,则表明突发错误不可纠;如果S1 (χ) ^ O,且8200古0，并且S1(X)中连续零的数目小于等于L-1，则表明突发错误不可纠，否则突发错误可纠。
[0086]由上可见，在获得了初始校正子S(X)的基础上，通过两次模运算获得第一校正子S1(X)和第二校正子S2(X)。然后，通过使用预定规则，即可确定数据帧中包含的突发错误是否可纠。对于特定的模操作，在具体实现时，可以使用移位和减法运算来减小计算复杂度。因此，在整个帧接收到之后，在得到初始校正子S(X)之后，某些组合逻辑可以用来计算第一校正子S1(X)和第二校正子S2(X)，这不会引起任何解码延时(如果有的解码延时的话，也非常小)，从而可以在帧头部被发出的同时发出指示该帧是否可纠的标记。
[0087]方法200还可包括步骤S208，在该步骤中，根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。例如，响应于确定数据帧中的突发错误可纠，对错误进行处理并输出处理后的数据帧。响应于确定数据帧中的突发错误不可纠，将指示不可纠的标记添加到数据帧的头部，并输出该数据帧。
[0088]该方法200还可包括步骤S206，在该步骤中，基于在步骤S202计算的初始校正子，确定数据帧包含的突发错误的错误模式。由于已经得到了初始校正子，现在说明初始校正子与错误模式之间的关系，从而使得能够根据在步骤S202计算的初始校正子确定错误模式。
[0089]假定t (χ)是发送的码字,而r (χ) = t (χ) +xze (χ)是表示被从第ζ个比特开始的错误e(x)破坏的接收的码字。此处，e(x)是表示m比特突发错误模式的m-1阶多项式。假定s(X)是由r(x)生成的初始校正子。则S(X)与错误模式之间存在如下关系:
[0090]s (χ) =r (χ) modg (x) = {t (x) +xze (χ)} modg (χ) =xze (χ) modg (χ)
[0091]上式的矩阵表示为:
[0092]s (χ) =Tz.e (χ)
[0093]在T为非奇异矩阵，且为方阵时，错误模式e(x)可由下式表示:
[0094]e (X) =iTz.s (X)
[0095]从而e0 (χ) =e (x) =s (χ), e1 (χ) =T-1.s (χ) =I^e (χ)…依次类推，e1+1 (χ) =T-1.e1 (χ)
[0096]在得到了 s(x)与e(x)的关系之后，以下详细说明计算错误模式的步骤:
[0097]Ca)根据e1+1(x) = 1.e1 (χ)计算候选错误模式:
[0098]其中，Αχ)为第i个错误模式候选，ei+1(x)为第i + I个错误模式候选VOO的初始值为在步骤S202计算的数据帧的初始校正子s(X) ；0≤i〈n-l，且i为数据宽度w的整数倍，例如O、w、2w…；数据宽度w由上层和下层决定，例如，其可以为16、32、64等；而T为对应于生成多项式的可预先计算的矩阵。T的形式例如为:
【权利要求】
1.一种用于纠正突发错误的解码方法，包括: 计算接收到的数据帧的初始校正子，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的； 基于所计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及 根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
2.根据权利要求1所述的解码方法，其中，确定所述数据帧中包含的突发错误的错误可纠性包括: 基于所计算的初始校正子，利用错误模式多项式计算第一校正子； 基于所计算的初始校正子，利用错误位置多项式计算第二校正子，其中所述错误模式多项式和错误位置多项式与所述循环码的生成多项式相关联；以及 根据所计算的第一校正子和第二校正子，按照预定规则确定所述数据帧中包含的突发错误的错误可纠性。
3.根据权利要求2所述的解码方法，其中计算第一校正子包括: 将所计算的初始校正子除以所述错误模式多项式；和 将所获得的余式确定为第一校正子。
4.根据权利要求3所述的解码方法，其中将所计算的初始校正子除以所述错误模式多项式包括: 对所计算的初始校正子中阶次大于错误模式多项式的最高阶的项进行移位运算；以及对移位运算后的结果与初始校正子中阶次不大于错误模式多项式的最高阶的项进行减法运算。
5.根据权利要求2至4中任一项所述的解码方法，其中计算第二校正子包括: 将所计算的初始校正子除以所述错误位置多项式；和 将所获得的余式确定为第二校正子。
6.根据权利要求5所述的解码方法，其中将所计算的初始校正子除以所述错误位置多项式包括: 对所计算的初始校正子中阶次大于错误位置多项式的最高阶的项进行移位运算；以及对移位运算后的结果与初始校正子中阶次不大于错误位置多项式的最高阶的项进行减法运算。
7.根据权利要求2所述的解码方法，其中所述循环码为缩短循环码，将所述按照预定规则确定的错误可纠性定义为第一错误可纠性，所述基于所计算的初始校正子确定错误可纠性还包括: 根据突发错误在数据帧中的位置，判断突发错误是否发生在缩短循环码的缩短帧边界处； 响应于判定突发错误发生在缩短循环码的缩短帧边界处，确定第二错误可纠性；以及基于所确定的第一错误可纠性和第二错误可纠性，确定所述数据帧中包含的突发错误的错误可纠性。
8.根据权利要求1所述的解码方法，还包括: 基于所计算的初始校正子，确定所述数据帧包含的突发错误的错误模式，其中对所述数据帧中的突发错误进行处理包括根据所确定的错误可纠性和错误模式对所述数据帧中的突发错误进行处理。
9.一种用于纠正突发错误的解码设备，包括: 初始校正子计算装置，配置为计算接收到的数据帧的初始校正子，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的； 错误可纠性确定装置，配置为基于所计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及 错误处理装置，配置为根据所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
10.根据权利要求9所述的解码设备，其中，所述错误可纠性确定装置包括: 第一校正子计算子装置，配置为基于所计算的初始校正子，利用错误模式多项式计算第一校正子； 第二校正子计算子装置，配置为基于所计算的初始校正子，利用所述错误位置多项式计算第二校正子，其中所述错误模式多项式和错误位置多项式与所述循环码的生成多项式相关联；以及 错误可纠性确定子装置，配置为根据所计算的第一校正子和第二校正子，按照预定规则确定所述数据帧中包含的突发错误的错误可纠性。
11.根据权利要求10所述的解码设备，其中所述第一校正子计算子装置包括: 用于将所计算的初始校正子除以所述错误模式多项式的装置；和 用于将所获得的余式确定为第一校正子的装置。
12.根据权利要求11所述的解码设备，其中所述用于将所计算的初始校正子除以所述错误模式多项式的装置包括: 用于对所计算的初始校正子中阶次大于错误模式多项式的最高阶的项进行移位运算的装置；以及 用于对移位运算后的结果与初始校正子中阶次不大于错误模式多项式的最高阶的项进行减法运算的装置。
13.根据权利要求10至13中任一项所述的解码设备，其中所述第二校正子计算子装置包括: 用于将所计算的初始校正子除以所述错误位置多项式的装置；和 用于将所获得的余式确定为第二校正子的装置。
14.根据权利要求13所述的解码设备，其中所述用于将所计算的初始校正子除以所述错误位置多项式的装置包括: 用于对所计算的初始校正子中阶次大于错误位置多项式的最高阶的项进行移位运算的装置；以及 用于对移位运算后的结果与初始校正子中阶次不大于错误位置多项式的最高阶的项进行减法运算的装置。
15.根据权利要求10所述的解码设备，其中所述循环码为缩短循环码，将所述按照预定规则确定的错误可纠性定义为第一错误可纠性，所述错误可纠性确定装置还包括: 突发错误位置判断装置，配置为根据突发错误在数据帧中的位置，判断突发错误是否发生在缩短循环码的缩短帧边界处；以及 第二错误可纠性确定装置，配置为响应于判定突发错误发生在缩短循环码的缩短帧边界处，确定第二错误可纠性；以及 可纠性确定执行装置，基于所确定的第一错误可纠性和第二错误可纠性，确定所述数据帧中包含的突发错误的错误可纠性。
16.根据权利要求9所述的解码设备，还包括: 错误模式确定装置，配置为基于所计算的初始校正子，确定所述数据帧包含的突发错误的错误模式， 其中所述错误处理装置进一步被配置为根据所确定的错误可纠性和错误模式对所述数据帧中的突发错误进行处理。
17.一种用于纠正突发错误的解码器，包括: 数据缓冲器，配置为用于存储接收到的数据帧，其中所述数据帧是基于针对突发错误纠正的循环码进行编码的； 初始校正子计算电路，配置为从所述数据缓冲器读取数据帧，并计算所述数据帧的初始校正子； 错误可纠性确定电路 ，包括多个多路复用器和异或门，配置为基于所述初始校正子计算电路计算的初始校正子，确定所述数据帧中包含的突发错误的错误可纠性；以及 错误处理电路，配置为根据所述错误可纠性确定电路所确定的错误可纠性，对所述数据帧中的突发错误进行处理并输出处理后的数据帧。
18.根据权利要求17所述的解码器，其中所述循环码为法尔码，其生成多项式为g (χ) = (χ2η+1) p(X)，其中p(X)为本原多项式，所有的伽罗华域运算都在GF (2m)中执行，m是P(X)的阶次，L为正整数，其中L≤m并且2L-1不可被p (x)的周期整除， 其中，(x2h+1)为错误模式多项式，PU)为错误位置多项式。
19.根据权利要求17所述的解码器，其中，所述错误可纠性确定电路包括: 第一校正子计算电路，包括多路复用器和异或门，配置为基于所述初始校正子计算电路计算的初始校正子，利用错误模式多项式计算第一校正子； 第二校正子计算电路，包括多路复用器和异或门，配置为基于所述初始校正子计算电路计算的初始校正子，利用所述错误位置多项式计算第二校正子；以及 零检测电路，配置为根据所述第一校正子计算电路和第二校正子计算电路计算的第一校正子和第二校正子，按照预定规则确定所述数据帧中包含的突发错误的错误可纠性。
20.根据权利要求19所述的解码器，其中所述第一校正子计算电路进一步被配置为: 通过使用多路复用器和异或门，将所述初始校正子计算电路计算的初始校正子除以所述错误模式多项式；和 将所获得的余式确定为第一校正子。
21.根据权利要求20所述的解码器，其中将所计算的初始校正子除以所述错误模式多项式包括: 通过使用多路复用器，对所述初始校正子计算电路计算的初始校正子中阶次大于错误模式多项式的最高阶的项进行移位运算；以及 通过使用异或门，对移位运算后的结果与初始校正子中阶次不大于错误模式多项式的最高阶的项进行减法运算。
22.根据权利要求19至21中任一项所述的解码器，其中所述第二校正子计算电路进一步配置为: 通过使用多路复用器和异或门，将所述初始校正子计算电路计算的初始校正子除以所述错误位置多项式；和 将所获得的余式确定为第二校正子。
23.根据权利要求22所述的解码器，其中将所计算的初始校正子除以所述错误位置多项式包括: 通过使用多路复用器，对所述初始校正子计算电路计算的初始校正子中阶次大于错误位置多项式的最高阶的项进行移位运算；以及 通过使用异或门，对移位运算后的结果与初始校正子中阶次不大于错误位置多项式的最高阶的项进行减法运算。
24.根据权利要求19中所述的解码器，其中所述循环码为缩短循环码，将根据所述零检测电路确定的错误可纠性定义为第一错误可纠性，所述错误可纠性确定电路还包括虚假错误消除电路，配置为: 根据突发错误在数据帧中的位置，判断突发错误是否发生在缩短循环码的缩短帧边界处； 响应于判定突发错误发生在缩短循环码的缩短帧边界处，确定第二错误可纠性；以及基于所确定的第一错误可纠性和第二错误可纠性，确定所述数据帧中包含的突发错误的错误可纠性。
25.根据权利要求17所述的解码器，还包括: 错误模式确定电路，配置为基于所述初始校正子计算电路计算的初始校正子，确定所述数据帧包含的突发错误的错误模式， 其中，所述错误处理电路进一步配置为根据所述错误可纠性确定电路确定的错误可纠性和所述错误模式确定电路确定的错误模式，对所述数据帧中的突发错误进行处理。
【文档编号】H03M13/17GK104022784SQ201310064254
【公开日】2014年9月3日 申请日期:2013年2月28日 优先权日:2013年2月28日
【发明者】宋成伟, 李厚刚, 杨浩, 李宇飞, 周凡 申请人:国际商业机器公司