实现音频系统中丽音信号的相位判断功能的电路的制作方法
【专利摘要】本发明涉及一种实现音频系统中丽音信号的相位判断功能的电路，其中包括I路信号锁存模块、Q路信号锁存模块、相位差正弦值计算模块、相位差余弦值计算模块、相位差象限判断模块和恢复补偿模块，所述的相位差正弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接。采用该种结构的实现音频系统中丽音信号的相位判断功能的电路，可以实现完全利用硬件结构实现音频系统中丽音信号的相位判断功能，不需要任何软件的干预，大大降低了系统进行相位判断时对系统资源的损耗，降低了对数据处理器的负担，结构简单，使用方便，具有更广泛的应用范围。
【专利说明】实现音频系统中丽音信号的相位判断功能的电路
【技术领域】
[0001]本发明涉及音频信号处理领域，尤其涉及音频信号的相位判断领域，具体是指一种实现音频系统中丽音信号的相位判断功能的电路。
【背景技术】
[0002]目前，NICAM (Near Instantaneous Companded Aud1 Multiplex)即_音的解码的应用不是非常普遍，已有的NICAM解码部分的相位判断基本上都用通过软件实现，即通过DSP (Digital Signal Processer)即数字信号处理器做计算,将相应的输入输出和中间处理都存储在DSP资源中，DSP处理器实时接收音频数据存储后，再进行相位判断。
[0003]用18.432MHz的采样频率取得的NICAM音频信号经过数字控制振荡器下变频，余弦滚降及低通滤波后的解调过程后就可以进行解码，解码过程的第一步便是进行相位判断，相位判断可以用硬件实现也可以用软件实现，因为经过解调的数据仍为18.432MHz，若用软件实现，数据量非常大，对DSP的需求也非常高。
[0004]因此如果使用软件进行相位判断，计算过程实现将占用大量的DSP资源，由于提高了 DSP在整个处理过程中的处理速度，接收的数据量非常大，而处理完的数据量非常小，因此占用大量的DSP系统资源。
【发明内容】
[0005]本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现完全使用硬件对音频信号进行相位判断、结构简单、使用方便、具有更广泛的应用范围的实现音频系统中丽音信号的相位判断功能的电路。
[0006]为了实现上述目的，本发明的实现音频系统中丽音信号的相位判断功能的电路具有如下构成:
[0007]该实现音频系统中丽音信号的相位判断功能的电路，主要特点是，所述的电路包括:
[0008]I路信号锁存模块，用以锁存解调后的I路音频信号；
[0009]Q路信号锁存模块，用以锁存解调后的Q路音频信号；
[0010]相位差正弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的正弦值，该相位差正弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接；
[0011]相位差余弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的余弦值，该相位差余弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接；
[0012]相位差象限判断模块，用以根据相位差的正弦值和相位差的余弦值确定相位差所在坐标轴的象限，该相位差象限判断模块的输入端分别与所述的相位差正弦值计算模块的输出端和所述的相位差余弦值计算模块的输出端相连接；
[0013]恢复补偿模块，用以恢复音频信号和输出相位差值，该恢复补偿模块的输入端与所述的相位差象限判断模块的输出端相连接。
[0014]较佳地，所述的I路信号锁存模块包括第一 D触发器阵列，所述的第一 D触发器阵列的输入端与所述的I路输入信号相连接，所述的第一 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0015]更佳地，所述的第一 D触发器阵列包括51个I路D触发器，第一个I路D触发器的输入端与所述的I路输入信号相连接，第二个至第51个I路D触发器的输入端分别与前一个I路D触发器的输出端相连接，所述的第51个I路D触发器分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0016]较佳地，所述的Q路信号锁存模块包括第二 D触发器阵列，所述的第二 D触发器阵列的输入端与所述的Q路输入信号相连接，所述的第二 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0017]更佳地，所述的第二 D触发器阵列包括51个Q路D触发器，第一个Q路D触发器的输入端与所述的Q路输入信号相连接，第二个至第51个Q路D触发器的输入端分别与前一个Q路D触发器的输出端相连接，所述的第51个Q路D触发器的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0018]较佳地，所述的相位差正弦值计算模块包括第一乘法器、第二乘法器、第三D触发器阵列、第四触发器阵列和第一加法器，所述的第一乘法器的输入端分别与Q路输入信号和所述的Q路信号锁存模块相连接，所述的第一乘法器的输出端通过第三D触发器阵列与第一加法器相连接，所述的第二乘法器的输入端分别与I路输入信号和所述的I路信号锁存模块相连接，所述的第二乘法器的输出端通过第四D触发器阵列与第一加法器相连接，所述的第一加法器的输出端与所述的相位差象限判断模块相连接。
[0019]较佳地，所述的相位差余弦值计算模块包括第三乘法器、第四乘法器、第五D触发器阵列、第六D触发器阵列和第二加法器，所述的第一乘法器的输入端与相连接，所述的第三乘法器的输入端分别与Q路输入信号和Q路信号锁存模块相连接，所述的第三乘法器的输出端通过第五D触发器阵列与第二加法器相连接，所述的第四乘法器的输入端分别与所述的I路输入信号和I路信号锁存模块相连接，所述的第四乘法器的输出端通过第六D触发器阵列与第二加法器相连接，所述的第二加法器与所述的相位差象限判断模块相连接。
[0020]较佳地，所述的相位差象限判断模块包括第一反相器、第一延时器、第二反相器、第二延时器、第一比较器、第二比较器、第三比较器、第一选择器、第二选择器和第三选择器，所述的相位差正弦值计算模块的输出端通过第一反相器、第一延时器与第一比较器的输入端相连接，该第一比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第一选择器的两个选择端分别与第一象限标志位和第二象限标志位相连接，该第一选择器的控制端与第一比较器的输出端相连接，所述的相位差余弦值计算模块的输出端通过第二反相器、第二延时器与第二比较器的输入端相连接，该第二比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第二选择器的两个选择端分别与第三象限标志位和第四象限标志位相连接，该第二选择器的控制端与所述的第二比较器的输出端相连接，所述的第三比较器的输入端分别与所述的相位差正弦计算模块的输出信号和相位差余弦计算模块的输出信号相连接，所述的第三选择器的选择端分别与所述的第一选择器的输出端和第二选择器的输出端相连接，该第三选择器的控制端与所述的第三比较器的输出端相连接，该第三选择器的输出端与所述的恢复补偿模块相连接。
[0021]更佳地，所述的第一象限标志位为0，所述的第二象限标志位为1，所述的第三象限标志位为2，所述的第四象限标志位为3。
[0022]较佳地，所述的恢复补偿模块包括:
[0023]相位差象限比较单元，与所述的相位差象限判断模块的输出端相连接，用以比较当前输入的象限值和前一次锁存的象限值是否相同；
[0024]加法锁存单元，该加法锁存单元的输出端与该加法锁存单元的第一输入端相连接;
[0025]第四比较器，该第四比较器的第一输入端与数字常量信号50相连接，且该第四比较器的第二输入端与所述的加法锁存单元的输出端相连接，该第四比较器的输出端分别与所述的加法锁存单元的控制端和所述的相位差象限比较单元的控制端相连接；
[0026]第五比较器，该第五比较器的第一输入端与数字常量信号9相连接，且该第五比较器的第二输入端与所述的加法锁存单元的输出端相连接；
[0027]第六比较器，该第六比较器的第一输入端与数字常量信号24相连接，且该第六比较器的第二输入端与所述的加法锁存单元的输出端相连接；
[0028]第四选择器，该第四选择器的第一选择端与数字常量信号I相连接，且该第四选择器的第一选择端与数字常量信号“负49”相连接，该第四选择器的控制端分别与所述的第五比较器的输出端、第六比较器的输出端、相位差象限比较单元相连接，该第四选择器的输出端与所述的加法锁存单元的第二输入端相连接；
[0029]逻辑与计算单元，该逻辑与计算单元的第一输入端与所述的相位差象限比较单元的输出端相连接，且该逻辑与计算单元的输出端与所述的第六比较器的输出端相连接；
[0030]选择锁存单元，该选择锁存单元的第一选择端与数字常量信号O相连接，且该选择锁存单元的第二选择端与数字常量信号I相连接；
[0031]逻辑或计算单元，该逻辑或计算单元的第一输入端与所述的第四比较器的输出端相连接，该逻辑或计算单元的第二输入端与所述的与计算单元的输出端相连接；该逻辑或计算单元的输出端与所述的选择锁存单元的控制端相连接；
[0032]第七D触发器，该第七D触发器的第一输入端与相位差象限比较单元的锁存端相连接，该第七D触发器的第二输入端与所述的或计算单元的输出端相连接。
[0033]更佳地，所述的相位差象限比较单元包括第八D触发器和第七比较器，所述的相位差象限判断模块的输出端通过第八D触发器与第七比较器的输入端相连接，该第七比较器的另一输入端与所述的相位差象限判断模块的输出端相连接，该第八D触发器的输出端与所述的第七D触发器的输入端相连接，该第八D触发器的控制端与所述的第四比较器的输出端相连接。
[0034]更佳地，所述的加法锁存单元包括第三加法器和第九D触发器，该第三加法器的输入端分别与所述的第九触发器的输出端、第四选择器的输出端相连接，所述的第九触发器的输入端与第三加法器的输出端相连接，该第九触发器的控制端与所述的第七触发器的输出端相连接。
[0035]更佳地，所述的选择锁存单元包括第五选择器和第十D触发器，所述的第五选择器的选择端分别与数字常量信号O和数字常量信号I相连接，所述的第五选择器的输出端与所述的第十D触发器的输入端相连接。
[0036]采用了该发明中的实现音频系统中丽音信号的相位判断功能的电路，具有如下有益效果:
[0037]1、通过硬件电路实现音频系统中丽音信号的相位判断功能，可将输入的数据量降低50倍后输出给DSP，大大节省了后端音频处理的系统资源使用量，以及降低了后端DSP处理的处理速率。
[0038]2、经过硬件相位判断的过程过程，数据从采样频率为18.432MHz两路32位的数据得到364KHz的一路2位的数据输出，将解调后的NICAM数据直接进行相位判断，节省了 DSP进行相位判断的过程，减少了数据传输到DSP系统的资源开销，降低了 DSP进行解码的资源消耗，提高了解码速度。
[0039]3、完全用硬件实现相位判断，不需要任何软件的干预，输入数据的频率较低(18.432MHz)，在这个频率下用硬件完成四个32位的乘法和2个64位的加法运算，大大降低了 DSP进行庞大的乘法和加法运算的消耗，用硬件流水线的方式实时存储连续的51对输入数据，减少了 DSP对系统资源的访问和使用，大大降低了 DSP开销，节省了系统资源。
【专利附图】
【附图说明】
[0040]图1为本发明的实现音频系统中丽音信号的相位判断功能的电路的结构示意图。
[0041]图2为本发明的第一 D触发器阵列的组成示意图。
[0042]图3为本发明的相位差正弦值计算模块的组成示意图。
[0043]图4为本发明的相位差象限判断模块的组成示意图。
[0044]图5为本发明的恢复补偿模块的组成示意图。
【具体实施方式】
[0045]为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
[0046]本发明的技术方案为:采用硬件实现相位判断的功能，首先用第一 D触发器阵列存储解调后的I，Q两路连续51个点的采样值，用乘法器和加法器计算相隔51个采样点的两个采样点对应的相位差的正弦值和预先值，用比较器比较正弦和预先的值大小以及符号位，确定每个采样点的相位差所在坐标轴的象限，用两位的D触发器存储用0、1、2、3表示的象限state。根据算法提供的补偿原理，对连续的state按一定的规律进行每51个点进行抽样和补偿，并用D触发器存储和输出。
[0047]如图1所示，为本发明的实现音频系统中丽音信号的相位判断功能的电路的结构示意图。
[0048]所述的实现音频系统中丽音信号的相位判断功能的电路包括:
[0049]I路信号锁存模块，用以锁存解调后的I路音频信号；
[0050]Q路信号锁存模块，用以锁存解调后的Q路音频信号；
[0051]相位差正弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的正弦值，该相位差正弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接；
[0052]相位差余弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的余弦值，该相位差余弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接；
[0053]相位差象限判断模块，用以根据相位差的正弦值和相位差的余弦值确定相位差所在坐标轴的象限，该相位差象限判断模块的输入端分别与所述的相位差正弦值计算模块的输出端和所述的相位差余弦值计算模块的输出端相连接；
[0054]恢复补偿模块，用以恢复音频信号和输出相位差值，该恢复补偿模块的输入端与所述的相位差象限判断模块的输出端相连接。
[0055]所述的I路信号锁存模块包括第一 D触发器阵列，所述的第一 D触发器阵列的输入端与所述的I路输入信号相连接，所述的第一 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0056]所述的Q路信号锁存模块包括第二 D触发器阵列，所述的第二 D触发器阵列的输入端与所述的Q路输入信号相连接，所述的第二 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0057]如图2所示，为本发明的第一 D触发器阵列的组成示意图。
[0058]所述的第一 D触发器阵列的输入数据是连续的，每输入一个数据，前一个数据就存储到后一级D触发器，这个阵列能实时存储当前的51个连续数据。
[0059]所述的第一 D触发器阵列包括51个I路D触发器，第一个I路D触发器的输入端与所述的I路输入信号相连接，第二个至第51个I路D触发器的输入端分别与前一个I路D触发器的输出端相连接，所述的第51个I路D触发器分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0060]所述的第二 D触发器阵列与第一 D触发器阵列具有相同的结构，依次存储Q路的输入信号。
[0061 ] 所述的第二 D触发器阵列包括51个Q路D触发器，第一个Q路D触发器的输入端与所述的Q路输入信号相连接，第二个至第51个Q路D触发器的输入端分别与前一个Q路D触发器的输出端相连接，所述的第51个Q路D触发器的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
[0062]如图3所示，为本发明的相位差正弦值计算模块的组成示意图。
[0063]所述的相位差正弦值计算模块包括第一乘法器、第二乘法器、第三D触发器阵列、第四触发器阵列和第一加法器，所述的第一乘法器的输入端分别与Q路输入信号和所述的Q路信号锁存模块相连接，所述的第一乘法器的输出端通过第三D触发器阵列与第一加法器相连接，所述的第二乘法器的输入端分别与I路输入信号和所述的I路信号锁存模块相连接，所述的第二乘法器的输出端通过第四D触发器阵列与第一加法器相连接，所述的第一加法器的输出端与所述的相位差象限判断模块相连接。
[0064]所述的相位差余弦值计算模块与所述的相位差正弦值计算模块具有相同的组成结构。
[0065]所述的相位差余弦值计算模块包括第三乘法器、第四乘法器、第五D触发器阵列、第六D触发器阵列和第二加法器，所述的第一乘法器的输入端与相连接，所述的第三乘法器的输入端分别与Q路输入信号和Q路信号锁存模块相连接，所述的第三乘法器的输出端通过第五D触发器阵列与第二加法器相连接，所述的第四乘法器的输入端分别与所述的I路输入信号和I路信号锁存模块相连接，所述的第四乘法器的输出端通过第六D触发器阵列与第二加法器相连接，所述的第二加法器与所述的相位差象限判断模块相连接。
[0066]如图4所示，为本发明的相位差象限判断模块的组成示意图。
[0067]根据diffsin和diffcos的值的大小和符号可以得到当前点与前第51个点的相位差所在坐标轴中对应的区间，分别用O、1、2、3表示。
[0068]所述的相位差象限判断模块包括第一反相器、第一延时器、第二反相器、第二延时器、第一比较器、第二比较器、第三比较器、第一选择器、第二选择器和第三选择器，所述的相位差正弦值计算模块的输出端通过第一反相器、第一延时器与第一比较器的输入端相连接，该第一比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第一选择器的两个选择端分别与第一象限标志位和第二象限标志位相连接，该第一选择器的控制端与第一比较器的输出端相连接，所述的相位差余弦值计算模块的输出端通过第二反相器、第二延时器与第二比较器的输入端相连接，该第二比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第二选择器的两个选择端分别与第三象限标志位和第四象限标志位相连接，该第二选择器的控制端与所述的第二比较器的输出端相连接，所述的第三比较器的输入端分别与所述的相位差正弦计算模块的输出信号和相位差余弦计算模块的输出信号相连接，所述的第三选择器的选择端分别与所述的第一选择器的输出端和第二选择器的输出端相连接，该第三选择器的控制端与所述的第三比较器的输出端相连接，该第三选择器的输出端与所述的恢复补偿模块相连接。
[0069]所述的第一象限标志位为0，所述的第二象限标志位为1，所述的第三象限标志位为2，所述的第四象限标志位为3。
[0070]如图5所示，为本发明的恢复补偿模块的组成示意图。
[0071]所述的恢复补偿模块包括:
[0072]相位差象限比较单元，与所述的相位差象限判断模块的输出端相连接，用以比较当前输入的象限值和前一次锁存的象限值是否相同；
[0073]加法锁存单元，该加法锁存单元的输出端与该加法锁存单元的第一输入端相连接;
[0074]第四比较器，该第四比较器的第一输入端与数字常量信号50相连接，且该第四比较器的第二输入端与所述的加法锁存单元的输出端相连接，该第四比较器的输出端分别与所述的加法锁存单元的控制端和所述的相位差象限比较单元的控制端相连接；
[0075]第五比较器，该第五比较器的第一输入端与数字常量信号9相连接，且该第五比较器的第二输入端与所述的加法锁存单元的输出端相连接；
[0076]第六比较器，该第六比较器的第一输入端与数字常量信号24相连接，且该第六比较器的第二输入端与所述的加法锁存单元的输出端相连接；
[0077]第四选择器，该第四选择器的第一选择端与数字常量信号I相连接，且该第四选择器的第一选择端与数字常量信号“负49”相连接，该第四选择器的控制端分别与所述的第五比较器的输出端、第六比较器的输出端、相位差象限比较单元相连接，该第四选择器的输出端与所述的加法锁存单元的第二输入端相连接；
[0078]逻辑与计算单元，该逻辑与计算单元的第一输入端与所述的相位差象限比较单元的输出端相连接，且该逻辑与计算单元的输出端与所述的第六比较器的输出端相连接；
[0079]选择锁存单元，该选择锁存单元的第一选择端与数字常量信号O相连接，且该选择锁存单元的第二选择端与数字常量信号I相连接；
[0080]逻辑或计算单元，该逻辑或计算单元的第一输入端与所述的第四比较器的输出端相连接，该逻辑或计算单元的第二输入端与所述的与计算单元的输出端相连接；该逻辑或计算单元的输出端与所述的选择锁存单元的控制端相连接；
[0081]第七D触发器，该第七D触发器的第一输入端与相位差象限比较单元的锁存端相连接，该第七D触发器的第二输入端与所述的或计算单元的输出端相连接。
[0082]所述的相位差象限比较单元包括第八D触发器和第七比较器，所述的相位差象限判断模块的输出端通过第八D触发器与第七比较器的输入端相连接，该第七比较器的另一输入端与所述的相位差象限判断模块的输出端相连接，该第八D触发器的输出端与所述的第七D触发器的输入端相连接，该第八D触发器的控制端与所述的第四比较器的输出端相连接。
[0083]所述的加法锁存单元包括第三加法器和第九D触发器，该第三加法器的输入端分别与所述的第九触发器的输出端、第四选择器的输出端相连接，所述的第九触发器的输入端与第三加法器的输出端相连接，该第九触发器的控制端与所述的第七触发器的输出端相连接。
[0084]所述的选择锁存单元包括第五选择器和第十D触发器，所述的第五选择器的选择端分别与数字常量信号O和数字常量信号I相连接，所述的第五选择器的输出端与所述的第十D触发器的输入端相连接。
[0085]所述的电路的输入数据采样率为18.432MHz，经过相位判断后，相位差diff_state的采样率仍为18.432MHz，NICAM解调后信号比特流应为364KHz，再加上采样时钟的漂移等问题，即平均有50.6个左右的相位差也€乙^&仏应属于同一个点，算法工程师通过验证得出数点兼补偿的方法可将采样频率18.432MHz的数据恢复为364KHz。
[0086]实现电路如上图所示，其中第四比较器的输出作为第八D触发器锁存有效信号锁存当前输入的相位差的值为olcLstate。第七比较器比较当前输入和前一次锁存的值是否相同，输入标志位。第四选择器将根据计数值index的值与数字24或9以及第七比较器输出的值选择数值I或负49与前一个时钟周期所得到index进行累积或者加负49。第九D触发器将锁存第三加法器的输出用作下一次的计算，当第九触发器的输出与数值50在第四比较器进行比较后，若大于50，第九D触发器将将被清O。
[0087]第五比较器和第六比较器分别得到当前index计算的值与数值9和数值24的比较结果，用做第四选择器的选择信号。第七比较器、第六比较器、第四比较器的输出经过与门和或门后作为第五选择器的选择信号，同时也作为第七触发器的锁存输出有效信号。
[0088]第五选择器和第十触发器共同输出数据有效信号。第七触发器将olcLstate锁存输出。Index为相同点的计数值，每次连续计数后将反馈到下一次连续点的计数中，影响下一次输出的计数值，根据当前点的计数值的大小选择是否输出相位差和数据有效信号。
[0089]经过这个过程，输出的数据频率大约为364KHZ，输出数据将传输到DSP的存储器，DSP读取后进行后续的NICAM相关的音频处理。
[0090]可升高18.432MHz的时钟频率到2倍或这个4倍，或者用DSP处理器的时钟功能进行处理，这样减少乘法器资源，也对NICAM数据进行了相位判断，这个方案同样能替代上面给出的技术方案完成发明。
[0091]采用了该发明中的实现音频系统中丽音信号的相位判断功能的电路，具有如下有益效果:
[0092]1、通过硬件电路实现音频系统中丽音信号的相位判断功能，可将输入的数据量降低50倍后输出给DSP，大大节省了后端音频处理的系统资源使用量，以及降低了后端DSP处理的处理速率。
[0093]2、经过硬件相位判断的过程过程，数据从采样频率为18.432MHz两路32位的数据得到364KHz的一路2位的数据输出，将解调后的NICAM数据直接进行相位判断，节省了 DSP进行相位判断的过程，减少了数据传输到DSP系统的资源开销，降低了 DSP进行解码的资源消耗，提高了解码速度。
[0094]3、完全用硬件实现相位判断，不需要任何软件的干预，输入数据的频率较低(18.432MHz)，在这个频率下用硬件完成四个32位的乘法和2个64位的加法运算，大大降低了 DSP进行庞大的乘法和加法运算的消耗，用硬件流水线的方式实时存储连续的51对输入数据，减少了 DSP对系统资源的访问和使用，大大降低了 DSP开销，节省了系统资源。
[0095]在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
【权利要求】
1.一种实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的电路包括: I路信号锁存模块，用以锁存解调后的I路音频信号； Q路信号锁存模块，用以锁存解调后的Q路音频信号； 相位差正弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的正弦值，该相位差正弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接； 相位差余弦值计算模块，用以计算所述的I路信号和Q路信号的相位差的余弦值，该相位差余弦值计算模块的输入端分别与所述的I路音频信号、所述的I路信号锁存模块的输出端、所述的Q路音频信号和所述的Q路信号锁存模块的输出端相连接； 相位差象限判断模块，用以根据相位差的正弦值和相位差的余弦值确定相位差所在坐标轴的象限，该相位差象限判断模块的输入端分别与所述的相位差正弦值计算模块的输出端和所述的相位差余弦值计算模块的输出端相连接； 恢复补偿模块，用以恢复音频信号和输出相位差值，该恢复补偿模块的输入端与所述的相位差象限判断模块的输出端相连接。
2.根据权利要求1所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的I路信号锁存模块包括第一 D触发器阵列,所述的第一 D触发器阵列的输入端与所述的I路输入信号相连接，所述的第一 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
3.根据权利要求2所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的第一 D触发器阵列包括51个I路D触发器，第一个I路D触发器的输入端与所述的I路输入信号相连接，第二个至第51个I路D触发器的输入端分别与前一个I路D触发器的输出端相连接，所述的第51个I路D触发器分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
4.根据权利要求1所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的Q路信号锁存模块包括第二 D触发器阵列，所述的第二 D触发器阵列的输入端与所述的Q路输入信号相连接，所述的第二 D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
5.根据权利要求4所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的第二 D触发器阵列包括51个Q路D触发器，第一个Q路D触发器的输入端与所述的Q路输入信号相连接，第二个至第51个Q路D触发器的输入端分别与前一个Q路D触发器的输出端相连接，所述的第51个Q路D触发器的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
6.根据权利要求1所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的相位差正弦值计算模块包括第一乘法器、第二乘法器、第三D触发器阵列、第四触发器阵列和第一加法器，所述的第一乘法器的输入端分别与Q路输入信号和所述的Q路信号锁存模块相连接，所述的第一乘法器的输出端通过第三D触发器阵列与第一加法器相连接，所述的第二乘法器的输入端分别与I路输入信号和所述的I路信号锁存模块相连接，所述的第二乘法器的输出端通过第四D触发器阵列与第一加法器相连接，所述的第一加法器的输出端与所述的相位差象限判断模块相连接。
7.根据权利要求1所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的相位差余弦值计算模块包括第三乘法器、第四乘法器、第五D触发器阵列、第六D触发器阵列和第二加法器，所述的第一乘法器的输入端与相连接，所述的第三乘法器的输入端分别与Q路输入信号和Q路信号锁存模块相连接，所述的第三乘法器的输出端通过第五D触发器阵列与第二加法器相连接，所述的第四乘法器的输入端分别与所述的I路输入信号和I路信号锁存模块相连接，所述的第四乘法器的输出端通过第六D触发器阵列与第二加法器相连接，所述的第二加法器与所述的相位差象限判断模块相连接。
8.根据权利要求1所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的相位差象限判断模块包括第一反相器、第一延时器、第二反相器、第二延时器、第一比较器、第二比较器、第三比较器、第一选择器、第二选择器和第三选择器，所述的相位差正弦值计算模块的输出端通过第一反相器、第一延时器与第一比较器的输入端相连接，该第一比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第一选择器的两个选择端分别与第一象限标志位和第二象限标志位相连接，该第一选择器的控制端与第一比较器的输出端相连接，所述的相位差余弦值计算模块的输出端通过第二反相器、第二延时器与第二比较器的输入端相连接，该第二比较器的另一输入端与所述的相位差正弦值计算模块的输出端相连接，所述的第二选择器的两个选择端分别与第三象限标志位和第四象限标志位相连接，该第二选择器的控制端与所述的第二比较器的输出端相连接，所述的第三比较器的输入端分别与所述的相位差正弦计算模块的输出信号和相位差余弦计算模块的输出信号相连接，所述的第三选择器的选择端分别与所述的第一选择器的输出端和第二选择器的输出端相连接，该第三选择器的控制端与所述的第三比较器的输出端相连接，该第三选择器的输出端与所述的恢复补偿模块相连接。
9.根据权利要求8所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的第一象限标志位为O，所述的第二象限标志位为1，所述的第三象限标志位为2，所述的第四象限标志位为3。
10.根据权利要求1至9中任一项所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的恢复补偿模块包括: 相位差象限比较单元，与所述的相位差象限判断模块的输出端相连接，用以比较当前输入的象限值和前一次锁存的象限值是否相同； 加法锁存单元，该加法锁存单元的输出端与该加法锁存单元的第一输入端相连接；第四比较器，该第四比较器的第一输入端与数字常量信号50相连接，且该第四比较器的第二输入端与所述的加法锁存单元的输出端相连接，该第四比较器的输出端分别与所述的加法锁存单元的控制端和所述的相位差象限比较单元的控制端相连接； 第五比较器，该第五比较器的第一输入端与数字常量信号9相连接，且该第五比较器的第二输入端与所述的加法锁存单元的输出端相连接； 第六比较器，该第六比较器的第一输入端与数字常量信号24相连接，且该第六比较器的第二输入端与所述的加法锁存单元的输出端相连接； 第四选择器，该第四选择器的第一选择端与数字常量信号I相连接，且该第四选择器的第一选择端与数字常量信号“负49”相连接，该第四选择器的控制端分别与所述的第五比较器的输出端、第六比较器的输出端、相位差象限比较单元相连接，该第四选择器的输出端与所述的加法锁存单元的第二输入端相连接； 逻辑与计算单元，该逻辑与计算单元的第一输入端与所述的相位差象限比较单元的输出端相连接，且该逻辑与计算单元的输出端与所述的第六比较器的输出端相连接； 选择锁存单元，该选择锁存单元的第一选择端与数字常量信号O相连接，且该选择锁存单元的第二选择端与数字常量信号I相连接； 逻辑或计算单元，该逻辑或计算单元的第一输入端与所述的第四比较器的输出端相连接，该逻辑或计算单元的第二输入端与所述的与计算单元的输出端相连接；该逻辑或计算单元的输出端与所述的选择锁存单元的控制端相连接； 第七D触发器，该第七D触发器的第一输入端与相位差象限比较单元的锁存端相连接，该第七D触发器的第二输入端与所述的或计算单元的输出端相连接。
11.根据权利要求10所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的相位差象限比较单元包括第八D触发器和第七比较器，所述的相位差象限判断模块的输出端通过第八D触发器与第七比较器的输入端相连接，该第七比较器的另一输入端与所述的相位差象限判断模块的输出端相连接，该第八D触发器的输出端与所述的第七D触发器的输入端相连接，该第八D触发器的控制端与所述的第四比较器的输出端相连接。
12.根据权利要求10所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的加法锁存单元包括第三加法器和第九D触发器，该第三加法器的输入端分别与所述的第九触发器的输出端、第四选择器的输出端相连接，所述的第九触发器的输入端与第三加法器的输出端相连接，该第九触发器的控制端与所述的第七触发器的输出端相连接。
13.根据权利要求10所述的实现音频系统中丽音信号的相位判断功能的电路，其特征在于，所述的选择锁存单元包括第五选择器和第十D触发器，所述的第五选择器的选择端分别与数字常量信号O和数字常量信号I相连接，所述的第五选择器的输出端与所述的第十D触发器的输入端相连接。
【文档编号】H03D7/16GK104348418SQ201310328989
【公开日】2015年2月11日 申请日期:2013年7月31日 优先权日:2013年7月31日
【发明者】冯海英 申请人:无锡华润矽科微电子有限公司