一种支持多值逻辑的三稳态rs触发器的制造方法
【专利摘要】本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路【技术领域】。包括三个与非门G1、G2和G3，两个与门AND1和AND2。三稳态RS触发器的两个输入为S、R，两个输出为Q、N。G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N。本发明能获取01,10,11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。
【专利说明】一种支持多值逻辑的三稳态RS触发器
【技术领域】
[0001]本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路【技术领域】。
【背景技术】
[0002]分子计算是基于多值逻辑的，而三稳态RS触发器是构建基于数字逻辑电路的分子计算的基础部件之一。分子计算以缄基(A、T、C、G)编码的DNA为“数据”，以DNA生化反应为“运算”，反应前的DNA作为问题的“输入”，反应后DNA为“输出”，经多项式时间“运算”，
最终获得并读出“答案”。
[0003]分子计算是一种基于空间的处理模式，它通过高效的信息编码和巨大的并行存储及处理系统，能同时生成、处理和存储指数个数据，实现指数的加速计算和时空复杂性转换。
[0004]分子计算的编码中的A，T, G, C可以通过用两位二进制来表示四种状态，00表示空状态，01表示O状态，10表示I状态，11即包含01也包含10。
[0005]DNA作为信息的载体，存储容量是非常大的，但是容器中DNA存在不可控性，且DNA链使用后不可复用等劣势。利用集成电路技术的形式来实现DNA计算的结构，从而很好地结合二者的优点，实现一个新的体系结构。
[0006]01, 10，11是使用较多的状态，目前基本的RS触发器只能获得01，10两种稳定态，无法获得稳定的11状态。
【发明内容】
[0007]本发明的目的是为解决现有RS触发器不能获得11状态的问题，提出一种支持多值逻辑的三稳态RS触发器，能获取01，10, 11三种稳定状态。
[0008]一种支持多值逻辑的三稳态RS触发器，包括三个与非门Gl、G2和G3，两个与门ANDl和AND2。其中，Gl和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，ANDl和AND2分别包括两个输入端和一个输出端。三稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为Gl和G2的输出。
[0009]组成部分间的连接关系为:G3的四输入端的输入分别为S、R、Q、N，Gl的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接Gl的输出Q，AND2的两个输入端均连接G2的输出N。
[0010]所述ANDl和AND2的作用为产生延迟。
[0011]当三稳态RS触发器的两个输入S、R为不同逻辑电平时,两个输出端Q和N为两种互补的稳定状态，即Q和N分别输出01和10，或者分别输出10和01。所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持的状态。
[0012]当三稳态RS触发器的两个输入S、R均为高电平时，触发器保持上一个状态不变。
[0013]当三稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为1，且能持续保持。[0014]所述的三稳态RS触发器能够获得稳定的01，10和11三种状态。
[0015]所述的三稳态RS触发器，其特征方程为:
[0016]Qn+1 = S+QnR
[0017]Nn+1 = R+NnS
[0018]其中，QlP Nn分别表示第η时刻的输出端状态，Qn+1和Nn+1分别表示第η+1时刻的输出端状态。
[0019]有益效果
[0020]本发明的三稳态RS触发器能获取01，10，11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。
【专利附图】
【附图说明】
[0021]图1为本发明的三稳态RS触发器的逻辑符号图；
[0022]图2为本发明的三稳态RS触发器的电路图；
[0023]图3为【具体实施方式】中三稳态RS触发器的仿真图。
【具体实施方式】
[0024]下面结合附图和实施例，对本
【发明内容】
进行进一步说明。
[0025]本发明的三稳态RS触发器的逻辑符号如图1所示，其内部电路如图2所示，包括三个与非门G1、G2和G3，两个与门ANDl和AND2。其中，Gl和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端,ANDl和AND2分别包括两个输入端和一个输出端。三稳态RS触发器的两个输入为S、R，两个输出为Q、N,即分别为Gl和G2的输出。
[0026]所述Gl的三输入端分别为al、bl、cl, 一输出端为Q,
[0027]所述G2包括三输入端a2、b2、c2和一输出端N，
[0028]所述G3包括四输入端a3、b3、c3、d3和一个输出端e3,
[0029]所述ANDl包括两个输入端Al、BI和一个输出端Cl。
[0030]所述AND2包括两个输入端A2、B2和一个输出端C2。
[0031]连接关系为:a3连接Q，b3连接N，c3连接R，d3连接S ;e3分别连接bl和b2，S分别连接al和c3，R分别连接a2和d3，Al和BI连接Q, A2和B2连接N, Cl连接c2, C2连接
cl ο
[0032]当R=0，S=I时，触发器状态直接置为01。不论触发器的初始状态如何，G3的输出为1，即Gl和G2的第二个输入端均为I ;G2的第一个输入端为为0，使得N为1，再反馈到Gl的第三个输入端，使得Q为0，若此时R信号消失后(即返回1)，G3的输出仍然为1，由于有Q端的O接回G2的另一个输入端，因此触发器为01状态；
[0033]当R=l，S=O时，触发器状态直接置为10。不论触发器的初始状态如何，G3的输出为1，即Gl和G2的第二个输入端均为I ;G1的第一个输入端为为0，使得Q为1，再反馈到G2的第三个输入端，使得N为0，若此时S信号消失后(即返回1)，G3的输出仍然为1，由于有N端的O接回Gl的另一个输入端，因此触发器为10状态；
[0034]当R=l，S=I时，此时触发器状态保持不变。Gl，G2的第一个输入端均为I ;假设原来状态Qn= l，Nn = 0，G3输出端为1，即G1、G2的第二个输入端为I，Gl第三个输入端为0，G2第三个输入端为1，故触发器新的状态Qn+1 = I, Nn+1 = O ;初始状态Qn = O，Nn = I时，状态同样保持原态，有记忆功能；假设初始状态为Qn = 1，Nn = 1，G3输出端为O，即Gl、G2的第二个输入端为O，此时新状态与初始状态一致。
[0035]当R=0，S=O时，Gl和G2的第一个输入端为分别为O和O ;触发器被强制置为Qn+1 =1，Nn+1 = 1，当两个负脉冲同时撤除变为R=l，S=I时，G3的输出为0，即Gl和G2的第二个输入端均为O ;Q和N通过各自的与门后，与第二个输入端信号同时到达Gl和G2，此时Q端，为1，N段也为1，触发器为11状态，状态得以保存。
[0036]仿真结果见图3，说明此三稳态RS触发器具有稳定的01、10和11三态。其真值表为:
[0037]
【权利要求】
1.一种支持多值逻辑的三稳态RS触发器，其特征在于:包括三个与非门G1、G2和G3，两个与门ANDl和AND2 ;其中，Gl和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，ANDl和AND2分别包括两个输入端和一个输出端；三稳态RS触发器的两个输入为S、R，两个输出Q、N分别为Gl和G2的输出； 组成部分间的连接关系为:G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、ANDl的输出端；AND1的两个输入端均连接Gl的输出Q，AND2的两个输入端均连接G2的输出N ； 当三稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态； 当三稳态RS触发器的两个输入S、R均为高电平时，触发器保持上一个状态不变； 当三稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为1，且持续保持； 所述的三稳态RS触发器，其特征方程为:
Qn+1 = S+QnR
Nn+1 = R+NnS 其中，Qn和Nn分别表不 第η时刻的输出端状态,Qn+1和Nn+1分别表不第η+1时刻的输出端状态。
2.根据权利要求1所述的一种支持多值逻辑的三稳态RS触发器，其特征在于:所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持。
3.根据权利要求1所述的一种支持多值逻辑的三稳态RS触发器，其特征在于:所述的三稳态RS触发器能够获得稳定的01，10和11三种状态。
【文档编号】H03K3/01GK103701450SQ201310729152
【公开日】2014年4月2日 申请日期:2013年12月25日 优先权日:2013年12月25日
【发明者】李艳梅, 马天宝, 任会兰, 宁建国, 余文 申请人:北京理工大学