专利名称：开关电流五阶高斯小波滤波器电路的制作方法
技术领域：
本实用新型属于电子信息工程领域，涉及一种开关电流五阶高斯小波滤波器电路。
背景技术：
小波变换以其良好的时频局部特性，被广泛的应用于非平稳和瞬态信号处理，现已成为各工程领域信号处理的最有效的数学工具之一。小波变换可以用软件实现也可以用硬件实现。用硬件实现小波变换，特别是用模拟电路实现，由于具有功耗低、速度快的优点，受到越来越多重视。模拟电路实现小波变换可看成是尺度和位移不同的小波滤波器的线性组合，所以小波滤波器的设计是实现小波变换的基础。开关电流电路是基于电流模的电路，它用离散时间的取样数据系统处理连续时间的模拟信号，且具有以下优点:高频特性好、适于低电压工作、动态范围大。同开关电容滤波器相比，开关电流滤波器不使用运放，从而电路简单、不存在运放带来的限制和误差，且与标准的CMOS工艺完全兼容，便于电路的大规模集成。因此，基于开关电流技术设计小波滤波器具有重大的现实意义和应用价值。
实用新型内容本实用新型提供一种开关电流五阶高斯小波滤波器电路，电路采用并联连接方式。按照本实用新型提供的技术方案，一种开关电流五阶高斯小波滤波器电路包括:一个输入电流拷贝单元；一个开关电流一阶节电路和两个开关电流二阶节电路。所述一个开关电流一阶节电路和两个开关电流一阶节电路采用并联的方式进行连接，开关电流一阶节电路和开关电流二阶节电路的输入端分别连接输入电流拷贝单元的三个电流信号输出端，开关电流一阶节电路和开关电流二阶节电路的输出端连接在一起实现输出电流信号相加和输出。所述输入电流拷贝单元采用6个N型MOS管(NMOS)及其偏置电流源组成，包括一个电流信号输入端和三个电流信号输出端。所述输入电流拷贝单元将输入电流信号拷贝三份分别送给一个开关电流一阶节电路和两个开关电流二阶节电路；输入电流拷贝单元同时起到隔离输入电流信号与开关电流一阶节电路和开关电流二阶节电路反馈信号的作用。所述开关电流一阶节电路采用4个开关、4个N型MOS管(NMOS)及其偏置电流源组成，输入端连接输入电流拷贝单元的输出端，输出端与开关电流二阶节电路的输出端连接在一起实现输出电流信号相加和输出。所述开关电流一阶节电路采用的4个开关由两相非重叠时钟信号控制，时钟信号为高电平时开关打开，时钟信号为低电平时开关关闭。所述开关电流一阶节电路利用到2个N型MOS管(NMOS)的栅-源寄生电容。所述开关电流一阶节电路中的4个N型MOS管(NMOS )，其中2个宽长比(W/L)为1，另外2个宽长比(W/L)分别为 0.5912 和 0.9797。所述开关电流二阶节电路采用8个开关、17个N型MOS管(NMOS)及其偏置电流源组成，输入端连接输入电流拷贝单元的输出端，输出端与开关电流一阶节电路的输出端连接在一起实现输出电流信号相加和输出。所述开关电流二阶节电路采用的8个开关由两相非重叠时钟信号控制，时钟信号为高电平时开关打开，时钟信号为低电平时开关关闭。所述开关电流一阶节电路利用到4个N型MOS管(NMOS)的栅-源寄生电容。第一个开关电流二阶节电路中的17个N型MOS管(NMOS)，其中13个的宽长比(W/L)为1，另外4个的宽长比(W/L)分别为0.3729,0.5859、1.9273和0.9346。第二个开关电流二阶节电路中的17个N型MOS管(NMOS)，其中13个的宽长比(W/L)为1，另外4个的宽长比(W/L)分别为1.0300、
1.0906、1.8997 和 0.9249。本实用新型的有益效果是:1、本实用新型提供的开关电流五阶高斯小波滤波器电路整体性能优秀，逼近理想高斯小波的效果好。2、电路参数较为理想，一是电路参数较少，本实用新型提供的一阶节电路和双二次节电路具有参数少的优点，一阶节电路只有两个参数，二阶节电路只有四个参数；二是电路参数较为统一，方便电路版图设计。
图1为开关电流五阶高斯小波滤波器电路图。图2为控制电路开关的时钟信号的时序图。图3为高斯小波理想波形图。图4为本实用新型的冲激响应仿真波形图。图5为本实用新型的电路零极 图。
具体实施方式
本实用新型提供一种开关电流五阶高斯小波滤波器电路，电路采用并联连接方式。按照本实用新型提供的技术方案，一种开关电流五阶高斯小波滤波器电路包括:一个输入电流拷贝单元；一个开关电流一阶节电路和两个开关电流二阶节电路。所述输入电流拷贝单元具体实施方式
说明:如图1所示，所述输入电流拷贝单元采用6个N型MOS管(NMOS)及其偏置电流源组成，6个N型MOS管(NMOS)分别是M1-M6，其宽长比(W/L)均为1，各个MOS管的连接方式描述如下:(I) MOS管Ml的连接:漏极与输入电流信号输入端(iin)相连，并通过一个大小为J的偏置电流源与电源VDD相连，栅极与漏极相连，同时与M2的栅极相连，源极与地相连；(2)M0S管M2的连接:漏极与M3的漏极相连，并通过一个大小为2J的偏置电流源与电源VDD相连，栅极与Ml的栅极相连，源极与地相连；(3) MOS管M3的连接:漏极与M2的漏极相连，栅极与M4、M5和M6的栅极相连，源极与地相连；(4)M0S管M4的连接:从其漏极引出一个电流信号输出端，这个电流信号输出端与开关电流一阶节电路的输入端(iinl)连接，M4的漏极通过一个大小为J的偏置电流源与电源VDD相连，栅极与M3、M5和M6的栅极相连，源极与地相连；(5) MOS管M5的连接:从其漏极引出一个电流信号输出端，这个电流信号输出端与第一个开关电流二阶节电路的输入端(iin2)连接，M5的漏极通过一个大小为J的偏置电流源与电源VDD相连，栅极与M3、M4和M6的栅极相连，源极与地相连；(6) MOS管M6的连接:从其漏极引出一个电流信号输出端，这个电流信号输出端与第二个开关电流二阶节电路的输入端(iin3)连接，M6的漏极通过一个大小为J的偏置电流源与电源VDD相连，栅极与M3、M4和M5的栅极相连，源极与地相连。所述开关电流一阶节电路具体实施方式
说明:如图1所示，所述开关电流一阶节电路采用4个开关和4个N型MOS管(NMOS)及其偏置电流源组成，4个开关分别是S1-S4,4个N型MOS管(NMOS)分别是M7-M10，M7和M8的宽长比(W/L)均为1,M9的宽长比(W/L)为bn=0.9797,MlO的宽长比(W/L)为a10=0.5912。各个MOS管的连接方式描述如下:(I) MOS管M7的连接:漏极通过开启于0 i相的开关S1与开关电流一阶节电路的输入端(iinl)及M9的漏极连接，漏极还通过一个大小为J的偏置电流源与电源VDD相连，栅极通过开启于相的开关S2与漏极相连，源极与地相连，电路利用栅极与源极之间的寄生电容C1进行电荷的存储；(2) MOS管M8的连接:漏极通过开启于Φ 2相的开关S3与M7的漏极连接，漏极还通过一个大小为J的偏置电流源与电源VDD相连，栅极通过开启于相的开关S4与漏极相连，源极与地相连，电路利用栅极与源极之间的寄生电容C2进行电荷的存储；(3) MOS管M9的连接:漏极通过开启于Φ ,相的开关S1与M7的漏极连接，漏极还通过一个大小为bnJ的偏置电流源与电源VDD相连，栅极与M8和MlO的栅极相连，源极与地相连；(4) MOS管MlO的连接:从其漏极引出开关电流一阶节电路的输出端(i u)，漏极还通过一个大小为的偏置电流源与电源VDD相连，栅极与M8和M9的栅极相连，源极与地相连。所述开关电流二阶节电路具体实施方式
说明:如图1所示，所述第一个开关电流二阶节电路采用8个开关、17个N型MOS管(NMOS)及其偏置电流源组成，8个开关分别是S5-S12,17个N型MOS管(NMOS)分别是M11-M27，其中 M14、M18、M21、M25 的宽长比(W/L)分别为 a20=0.3729、a21=0.5859、b21=l.9273和b22=0.9346，且这4个NMOS管(M14、M18、M21和M25)的源极都接地，漏极分别通过大小为a2QJ、a21J、b21J和b22J的电流源与电源VDD相连；其它13个NMOS管(M11、M12、M13、M15、M16、M17、M19、M20、M22、M23、M24、M26、M27)的宽长比(W/L)均为1，源极都接地，漏极通过大小为J的电流源与电源VDD相连。所述17个NMOS管除了上述连接之外，各个NMOS管的其它连接方式描述如下=(I)NMOS管Mll:从其漏极引出第一个开关电流二阶节电路的输入端(iin2)，输入端(iin3)与NMOS管M5的漏极相连，其漏极还与NMOS管M21和M27的漏极连接，其漏极还与其栅极连接，栅极与M12的栅极连接；(2)NM0S管M12:漏极与M13的漏极连接，栅极与Mll的栅极和漏极连接；(3)NM0S管M13:漏极与M12的漏极连接，栅极与M14和M15的栅极连接；(4)NM0S管M14:漏极与M20的漏极连接，栅极与M13和M15的栅极连接；
(5)NM0S管M15:漏极通过开启于八相的开关S5与M16的漏极连接，栅极与M13和M14的栅极连接；(6) NMOS管M16:漏极通过开启于Φ I相的开关S5与M15的漏极连接，漏极还通过开启于01相的开关S6与其栅极连接，漏极通过开启于02相的开关87与肌7的漏极连接，利用其栅极与源极之间的寄生电容C3进行电荷存储；(7)NM0S管M17:漏极通过开启于
相的开关S7与M16的漏极连接，漏极还通过开启于02相的开关S8与其栅极连接，栅极同时与M18、M21和M22的栅极连接，利用其栅极与源极之间的寄生电容C4进行电荷存储；
(8)NM0S管M 18:漏极与M19的漏极连接，栅极同时与M17、M21和M22的栅极连接；(9)NM0S管M19:漏极与M18的漏极连接，栅极与漏极相连，栅极还与M20的栅极连接；(10) NMOS管M20:漏极与M14的漏极连接，从漏极弓I出第一个开关电流二阶节电路的输出端(iwt2); (11)NMOS管M21:漏极与Mll和M27的漏极连接，栅极与M17、M18和M22的栅极连接；(12)匪OS管M22:漏极通过开启于八相的开关89与1123的漏极连接，栅极与M17、M18和M21的栅极连接；(13)NM0S管M23:漏极通过开启于多“目的开关89与1122的漏极连接，漏极还通过开启于八相的开关Sltl与其栅极连接，漏极还通过开启于02相的开关S11与M24的漏极连接，利用其栅极与源极之间的寄生电容C5进行电荷存储；(14) NMOS管M24:漏极通过开启于02相的开关S11与M23的漏极连接，漏极还通过开启于02相的开关S12与其栅极连接，栅极与M25的栅极连接，利用其栅极与源极之间的寄生电容C6进行电荷存储；(15)NM0S管M25:漏极与M26的漏极连接，栅极与M24的栅极连接；(16) NMOS管M26:漏极与栅极连接，漏极还与M25的漏极连接，栅极与M27的栅极连接；(17) NMOS管M27:漏极同时与Mll和M21的漏极连接，栅极与M26的栅极和漏极连接。 如图1所示，所述第二个开关电流二阶节电路采用8个开关、17个N型MOS管(NMOS)及其偏置电流源组成，8个开关分别是s13-s2(l，17个N型MOS管(NMOS)分别是M28-M44，其中 M31、M37、M38、M42 的宽长比(W/L)分别为 a30=l.0300、a31=l.0906、b31=l.8997和b32=0.9249，且这4个NMOS管(M31、M37、M38、M42)的源极都接地，漏极分别通过大小为a30J> a31J、b31J 和 b32J 的电流源与电源 VDD 相连；其它 13 个 NMOS 管(M28、M29、M30、M32、M33、M34、M35、M36、M39、M40、M41、M43、M44 )的宽长比(W/L)均为I，源极都接地，漏极通过大小为J的电流源与电源VDD相连。所述17个NMOS管除了上述连接之外，各个NMOS管的其它连接方式描述如下=(I)NMOS管M28:从其漏极引出第二个开关电流二阶节电路的输入端(iin3)，输入端(iin3)与NMOS管M6的漏极相连，其漏极还与NMOS管M38和M42的漏极连接，其漏极还与其栅极连接，栅极与M29的栅极连接；(2)NM0S管M29:漏极与M30的漏极连接，栅极与M28的栅极和漏极连接；(3)NM0S管M30:漏极与M29的漏极连接，栅极与M31和M34的栅极连接；(4)NM0S管M31:漏极与M32的漏极连接，栅极与M30和M34的栅极连接；(5)NM0S管M32:漏极与栅极连接，栅极与M33的栅极连接；(6)NM0S管M33:漏极与M37的漏极连接，栅极与M32的栅极连接；(7) NMOS管M34:漏极通过开启于0 i相的开关S13与M35的漏极连接，栅极与M30和M31的栅极连接；(8)NM0S管M35:漏极通过开启于八相的开关S13与M34的漏极连接，漏极还通过开启于Φ χ相的开关S14与其栅极连接，利用其栅极与源极之间的寄生电容(37进行电荷存`储；(9)NM0S管Μ36:漏极通过开启于02相的开关S15与M35的漏极连接，漏极还通过开启于62相的开关S16与其栅极连接，栅极同时与M37、M38和M39的栅极连接，利用其栅极与源极之间的寄生电容C8进行电荷存储；(IO)NMOS管M37:漏极与M33的漏极连接，从漏极引出第二个开关电流二阶节电路的输出端(iwt3)，栅极与M36、M38和M39的栅极连接；(11) NMOS管M38:漏极与M28和M44的漏极连接，栅极与M36、M37和M39的栅极连接；(12) NMOS管M39:漏极通过开启于八相的开关S17与M40的漏极连接，栅极与M36、M37和M38的栅极连接；(13)NM0S管M40:漏极通过开启于八相的开关S17与M39的漏极连接，漏极还通过开启于多^目的开关S18与其栅极连接，漏极还通过开启于02相的开关S19与M41的漏极连接，利用其栅极与源极之间的寄生电容(:9进行电荷存储；(14) NMOS管M41:漏极通过开启于02相的开关S19与M40的漏极连接,漏极还通过开启于02相的开关S2tl与其栅极连接，栅极与M42的栅极连接，利用其栅极与源极之间的寄生电容Cltl进行电荷存储；(15) NMOS管M42:漏极与M43的漏极连接，栅极与M41的栅极连接；(16) NMOS管M43:漏极与栅极连接，漏极还与M42的漏极连接，栅极与M44的栅极连接；(17) NMOS管M44:漏极同时与M28和M38的漏极连接，栅极与M43的栅极和漏极连接。如图1所示，所述一个开关电流一阶节电路和两个开关电流一阶节电路采用并联的方式进行连接，开关电流一阶节电路的输入端(iinl)和两个开关电流二阶节电路的输入端(iin2和iin3)分别连接输入电流拷贝单元的三个电流信号输出端(即图中的NMOS管M4、M5和M6的漏极)，所述开关电流一阶节电路的输出端(iwtl)和两个开关电流二阶节电路的输出端(Aut2和U直接连接在一起实现输出电流信号相加并作为整个滤波器电路的输出(D。如图1所示，所述开关电流一阶节电路和二阶节电路的参数通过设置NMOS管的宽长比(W/L)来实现。一阶节电路和二阶节电路的参数实现NMOS管的名称，对应的参数及参数值分别列入表I。表1:开关电流五阶高斯小波滤波器电路参数。
权利要求1.一种开关电流五阶高斯小波滤波器，其包括:一个输入电流拷贝单元，一个开关电流一阶节电路和两个开关电流二阶节电路，所述一个开关电流一阶节电路和两个开关电流二阶节电路，采用并联的方式进行连接，开关电流一阶节电路和开关电流二阶节电路的输入端分别连接输入电流拷贝单元的三个电流信号输出端，开关电流一阶节电路和开关电流二阶节电路的输出端连接在一起实现输出电流信号相加并输出；本实用新型的基本特征是:电路的冲激响应输出波形与理想高斯小波波形相似；输入电流拷贝单元采用6个N型MOS管(NMOS)及其偏置电流源组成，包括一个电流信号输入端和三个电流信号输出端；所述输入电流拷贝单元将输入电流信号拷贝三份分别送给一个开关电流一阶节电路和两个开关电流二阶节电路；输入电流拷贝单元同时起到隔离输入电流信号与开关电流一阶节电路和开关电流二阶节电路反馈信号的作用。
2.根据权利要求1所述开关电流五阶高斯小波滤波器，其特征是:所述开关电流一阶节电路采用4个开关、4个N型MOS管(NMOS)及其偏置电流源组成，输入端连接输入电流拷贝单元的输出端，输出端与开关电流二阶节电路的输出端连接在一起实现输出电流信号相加和输出；所述开关电流一阶节电路采用的4个开关由两相非重叠时钟信号控制，时钟信号为高电平时开关打开，时钟信号为低电平时开关关闭；所述开关电流一阶节电路利用到2个N型MOS管(NMOS)的栅-源寄生电容；所述开关电流一阶节电路中的4个N型MOS管(NMOS)，其中2个宽长比(W/L)为1，另外2个宽长比(W/L)分别为0.5912和0.9797。
3.根据权利要求1所述开关电流五阶高斯小波滤波器，其又一特征是:所述开关电流二阶节电路采用8个开关、17个N型MOS管(NMOS)及其偏置电流源组成，输入端连接输入电流拷贝单元的输出端，输出端与开关电流一阶节电路的输出端连接在一起实现输出电流信号相加和输出；所述开关电流二阶节电路采用的8个开关由两相非重叠时钟信号控制，时钟信号为高电平时开关打开，时钟信号为低电平时开关关闭；所述开关电流一阶节电路利用到4个N型MOS管(NMOS)的栅-源寄生电容；第一个开关电流二阶节电路中的17个N型MOS管(NMOS)，其中13个的宽长比(W/L)为1，另外4个的宽长比(W/L)分别为0.3729、 .0.5859、1.9273和0.9346 ;第二个开关电流二阶节电路中的17个N型MOS管(NMOS)，其中13个的宽长比(W/L)为1，另外4个的宽长比(W/L)分别为1.0300,1.0906,1.8997和.0.9249。
专利摘要本实用新型提供一种开关电流五阶高斯小波滤波器电路，电路采用并联连接方式。按照本实用新型提供的技术方案，一种开关电流五阶高斯小波滤波器电路包括一个输入电流拷贝单元；一个开关电流一阶节电路和两个开关电流二阶节电路。所述一个开关电流一阶节电路和两个开关电流二阶节电路采用并联的方式进行连接，开关电流一阶节电路和开关电流二阶节电路的输入端分别连接输入电流拷贝单元的三个电流信号输出端，开关电流一阶节电路和开关电流二阶节电路的输出端连接在一起实现输出电流信号相加和输出，输出的冲激响应波形与高斯小波波形相似。本实用新型提供的电流模式五阶高斯小波滤波器电路整体性能优秀，逼近理想高斯小波的效果好；提供的一阶节电路和双二次节电路具有理想的参数，一是电路参数少，一阶节电路只有两个参数，二阶节电路只有四个参数；二是电路参数大小较为均一，利于电路版图上设计。
文档编号H03H17/00GK203151448SQ20132014271
公开日2013年8月21日 申请日期2013年3月27日 优先权日2013年3月27日
发明者龙英, 王江涛, 童耀南, 李林 申请人:长沙学院