一种可变增益的模拟加法器的制造方法
【专利摘要】本实用新型公开了一种可变增益的模拟加法器，包括第一偏置电流源、第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻。所述第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻作为模拟加法器的输出负载，通过调节控制电压Vb1和Vb2，改变第八MOS晶体管和第九MOS晶体管的导通电阻，从而调节整个模拟加法器的输出阻抗，最终在差分输出端（Vop和Von）反映为模拟加法器的增益发生改变。
【专利说明】—种可变增益的模拟加法器
【技术领域】
[0001]本实用新型涉及模拟集成电路【技术领域】，涉及一种可变增益的模拟加法器。
【背景技术】
[0002]随着模拟集成电路技术的发展，对芯片的面积和功耗提出了越来越高的要求，需要实现模拟信号处理的电路尽量结构简单、面积小和功耗低。模拟加法器和可变增益放大器是模拟信号处理中常用的两个模块，而且是经常级联在一起使用的，分别独立实现信号的相加和增益的变化功能，两个模块连接之后可以实现信号的相加和增益的变化。因为使用了两个模块，所以电路结构复杂、芯片面积大功耗高。
【发明内容】
[0003]本实用新型为了解决现有技术的不足，提出了一种可变增益的模拟加法器，同时实现信号的相加和增益变化功能，将大大简化电路结构，减小芯片面积和功耗。
[0004]本实用新型技术方案是:一种可变增益的模拟加法器，包括第一偏置电流源、第一MOS晶体管、第二 MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻。
[0005]其中第一偏置电流源一端连接至电压源VDD，另一端接至第一 MOS晶体管的漏极、第一 MOS晶体管的栅极、第二 MOS晶体管的栅极和第三MOS晶体管的栅极；
[0006]第一 MOS晶体管的漏极连接至自身的栅极，并连接至第二 MOS晶体管的栅极和第三MOS晶体管的栅极，第一 MOS晶体管的源级连接至地；
[0007]第二 MOS晶体管的漏极连接至第四MOS晶体管的源级和第五MOS晶体管的源级，第二 MOS晶体管的栅极连接至第一 MOS晶体管的栅极、第一 MOS晶体管的漏极和第三MOS晶体管的栅极，第二 MOS晶体管的源级接地，第二 MOS晶体管的作用是尾电流源；
[0008]第三MOS晶体管的漏极连接至第六MOS晶体管的源级和第七MOS晶体管的源级，第三MOS晶体管的栅极连接至第二 MOS晶体管的栅极、第一 MOS晶体管的栅极和漏极，第三MOS晶体管的源级接地，第三MOS晶体管的作用是尾电流源；
[0009]第四MOS晶体管的漏极连接至输出差分信号的反向输出端Von，第四MOS晶体管的栅极连接至第一输入差分信号的正向输入端IP，第四MOS晶体管的源级连接至第五MOS晶体管的源级和第二 MOS晶体管的漏级；第五MOS晶体管的漏极连接至输出差分信号的正向输出端Vop,第五MOS晶体管的栅极连接至第一输入差分信号的反向输入端IN,第五MOS晶体管的源级连接至第四MOS晶体管的源级和第二 MOS晶体管的漏级；所述第四MOS晶体管和第五MOS晶体管构成第一输入差分对管；
[0010]第六MOS晶体管的漏极连接至输出差分信号的反向输出端Von，第六MOS晶体管的栅极连接至第二输入差分信号的正向输入端QP，第六MOS晶体管的源级连接至第七MOS晶体管的源级和第三MOS晶体管的漏级；第七MOS晶体管的漏极连接至输出差分信号的正向输出端Vop，第七MOS晶体管的栅极连接至第二输入差分信号的反向输入端QN，第七MOS晶体管的源级连接至第六MOS晶体管的源级和第三MOS晶体管的漏级；所述第六MOS晶体管和第七MOS晶体管构成第二输入差分对管；
[0011]第八MOS晶体管的漏极连接至第五电阻相对于Von的另一端，第八MOS晶体管的栅极接控制电压Vb2，第八MOS晶体管的源级连接至第六电阻相对于Vop的另一端；第八MOS晶体管在此起到开关的作用；
[0012]第九MOS晶体管的漏极连接至第三电阻相对于Von的另一端，第九MOS晶体管的栅极接控制电压Vbl，第九MOS晶体管的源级连接至第四电阻相对于Vop的另一端；第九MOS晶体管在此起到开关的作用；
[0013]第一电阻的一端连接至电源VDD，另一端连接至输出差分信号的反向输出端Von ；
[0014]第二电阻的一端连接至电源VDD，另一端连接至输出差分信号的正向输出端Vop ；
[0015]第三电阻的一端连接至输出差分信号的反向输出端Von，另一端连接至第九MOS晶体管的漏极；
[0016]第四电阻的一端连接至输出差分信号的正向输出端Vop，另一端连接至第九MOS晶体管的源级；
[0017]第五电阻的一端连接至输出差分信号的反向输出端Von，另一端连接至第八MOS晶体管的漏极；
[0018]第六电阻的一端连接至输出差分信号的正向输出端Vop,另一端连接至第八MOS晶体管的源级；
[0019]所述第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻作为模拟加法器的输出负载，通过调节控制电压Vbl和Vb2，改变第八MOS晶体管和第九MOS晶体管的导通电阻，从而调节整个模拟加法器的输出阻抗，最终在差分输出端(Vop和Von)反映为模拟加法器的增益发生改变；
[0020]本实用新型与传统现有技术相比，具有的优点和效果是:大大简化了电路结构，减小了芯片面积和功耗。
【专利附图】
【附图说明】
[0021]图1是本实用新型所述的可变增益的模拟加法器电路原理图；
【具体实施方式】
[0022]下面结合附图对本实用新型做详细说明。
[0023]参见图1，一种可变增益的模拟加法器包括第一偏置电流源Idcl、第一 MOS晶体管Ml、第二 MOS晶体管M2、第三MOS晶体管M3、第四MOS晶体管M4、第五MOS晶体管M5、第六MOS晶体管M6、第七MOS晶体管M7、第八MOS晶体管M8、第九MOS晶体管M9、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6。
[0024]其中第一偏置电流源Idcl —端连接至电压源VDD，另一端接至第一 MOS晶体管Ml的漏极、第一 MOS晶体管Ml的栅极、第二 MOS晶体管M2的栅极和第三MOS晶体管M3的栅极；
[0025]第一 MOS晶体管Ml的漏极连接至自身的栅极，并连接至第二 MOS晶体管M2的栅极和第三MOS晶体管M3的栅极，第一 MOS晶体管Ml的源级连接至地；
[0026]第二 MOS晶体管M2的漏极连接至第四MOS晶体管M4的源级和第五MOS晶体管M5的源级，第二MOS晶体管M2的栅极连接至第一MOS晶体管Ml的栅极、第一 MOS晶体管Ml的漏极和第三MOS晶体管M3的栅极，第二 MOS晶体管M2的源级接地，第二 MOS晶体管M2的作用是尾电流源；
[0027]第三MOS晶体管M3的漏极连接至第六MOS晶体管M6的源级和第七MOS晶体管M7的源级，第三MOS晶体管M3的栅极连接至第二 MOS晶体管M2的栅极、第一 MOS晶体管Ml的栅极和漏极，第三MOS晶体管M3的源级接地，第三MOS晶体管M3的作用是尾电流源；
[0028]第四MOS晶体管M4的漏极连接至输出差分信号的反向输出端Von，第四MOS晶体管M4的栅极连接至第一输入差分信号的正向输入端IP，第四MOS晶体管M4的源级连接至第五MOS晶体管M5的源级和第二 MOS晶体管M2的漏级；第五MOS晶体管M5的漏极连接至输出差分信号的正向输出端Vop,第五MOS晶体管M5的栅极连接至第一输入差分信号的反向输入端IN，第五MOS晶体管M5的源级连接至第四MOS晶体管M4的源级和第二 MOS晶体管M2的漏级；所述第四MOS晶体管M4和第五MOS晶体管M5构成第一输入差分对管；
[0029]第六MOS晶体管M6的漏极连接至输出差分信号的反向输出端Von，第六MOS晶体管M6的栅极连接至第二输入差分信号的正向输入端QP，第六MOS晶体管M6的源级连接至第七MOS晶体管M7的源级和第三MOS晶体管M3的漏级；第七MOS晶体管M7的漏极连接至输出差分信号的正向输出端Vop,第七MOS晶体管M7的栅极连接至第二输入差分信号的反向输入端QN，第七MOS晶体管M7的源级连接至第六MOS晶体管M6的源级和第三MOS晶体管M3的漏级；所述第六MOS晶体管M6和第七MOS晶体管M7构成第二输入差分对管；
[0030]第八MOS晶体管M8的漏极连接至第五电阻R5相对于Von的另一端,第八MOS晶体管M8的栅极接控制电压Vb2，第八MOS晶体管M8的源级连接至第六电阻R6相对于Vop的另一端；第八MOS晶体管M8在此起到开关的作用；
[0031]第九MOS晶体管M9的漏极连接至第三电阻R3相对于Von的另一端，第九MOS晶体管M9的栅极接控制电压Vbl，第九MOS晶体管M9的源级连接至第四电阻R4相对于Vop的另一端；第九MOS晶体管M9在此起到开关的作用；
[0032]第一电阻Rl的一端连接至电源VDD，另一端连接至输出差分信号的反向输出端Von ；
[0033]第二电阻R2的一端连接至电源VDD，另一端连接至输出差分信号的正向输出端Vop ；
[0034]第三电阻R3的一端连接至输出差分信号的反向输出端Von，另一端连接至第九MOS晶体管M9的漏极；
[0035]第四电阻R4的一端连接至输出差分信号的正向输出端Vop，另一端连接至第九MOS晶体管M9的源级；
[0036]第五电阻R5的一端连接至输出差分信号的反向输出端Von,另一端连接至第八MOS晶体管M8的漏极；
[0037]第六电阻R6的一端连接至输出差分信号的正向输出端Vop,另一端连接至第八MOS晶体管M8的源级；
[0038]所述第八MOS晶体管M8、第九MOS晶体管M9、第一电阻Rl、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第六电阻R6作为模拟加法器的输出负载，通过调节控制电压Vbl和Vb2，改变第八MOS晶体管M8和第九MOS晶体管M9的导通电阻，从而调节整个模拟加法器的输出阻抗，最终在差分输出端(Vop和Von)反映为模拟加法器的增益发生改变；
[0039]第一输入差分信号的输入端是IP和IN,第二输入差分信号的输入端是QP和QN,两个差分信号分别在，第四MOS晶体管M4和第五MOS晶体管M5构成第一输入差分对管,第六MOS晶体管M6和第七MOS晶体管M7构成第二输入差分对管上转换为差分电流，两路差分电流在第一电阻Rl和第二电阻R2上合成一路差分电流同时又转换为差分电压，通过差分输出端Vop和Von输出；
[0040]通过调节控制电压Vbl和Vb2，可以改变第八MOS晶体管M8和第九MOS晶体管M9的导通电阻；在第八MOS晶体管M8和第九MOS晶体管M9导通时，增大控制电压Vbl和Vb2可以增大第八MOS晶体管M8和第九MOS晶体管M9的导通电阻，进而增大整个模拟加法器的输出阻抗，提高模拟加法器的增益；在第八MOS晶体管M8和第九MOS晶体管M9导通时，减小控制电压Vbl和Vb2可以减小第八MOS晶体管M8和第九MOS晶体管M9的导通电阻，进而减小整个模拟加法器的输出阻抗，降低模拟加法器的增益；
[0041]且在调节控制电压Vbl和Vb2使模拟加法器的输出阻抗发生变化时，整个模拟加法器电路的直流工作点稳定不变，输入输出共模点固定，大大简化了前级电路和后级电路的设计。
[0042]所以通过调节控制电压Vbl和Vb2，相互配合，可以实现第一输入差分信号和第一输入差分信号的相加功能，同时改变模拟加法器的增益。
[0043]以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
【权利要求】
1.一种可变增益的模拟加法器，其特征在于:包括第一偏置电流源、第一 MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第六电阻； 所述第一偏置电流源一端连接至电压源VDD，另一端分别接至第一 MOS晶体管的漏极、第一 MOS晶体管的栅极、第二 MOS晶体管的栅极和第三MOS晶体管的栅极； 所述第一MOS晶体管的漏极分别连接至自身的栅极、第二MOS晶体管的栅极和第三MOS晶体管的栅极，第一 MOS晶体管的源级连接至地； 所述第二 MOS晶体管的漏极连接至第四MOS晶体管的源级和第五MOS晶体管的源级，第二 MOS晶体管的栅极连接至第三MOS晶体管的栅极，第二 MOS晶体管的源级接地，第二MOS晶体管的作用是尾电流源； 所述第三MOS晶体管的漏极连接至第六MOS晶体管的源级和第七MOS晶体管的源级，第三MOS晶体管的源级接地，第三MOS晶体管的作用是尾电流源； 所述第四MOS晶体管的漏极连接至输出差分信号的反向输出端Von，第四MOS晶体管的栅极连接至第一输入差分信号的正向输入端IP，第四MOS晶体管的源级还连接至第五MOS晶体管的源级； 所述第五MOS晶体管的漏极连接至输出差分信号的正向输出端Vop，第五MOS晶体管的栅极连接至第一输入差分信号的反向输入端IN ;所述第四MOS晶体管和第五MOS晶体管构成第一输入差分对管； 所述第六MOS晶体管的漏极连接至输出差分信号的反向输出端Von，第六MOS晶体管的栅极连接至第二输入差分信号的正向输入端QP，第六MOS晶体管的源级连接至第七MOS晶体管的源级； 所述第七MOS晶体管的漏极连接至输出差分信号的正向输出端Vop，第七MOS晶体管的栅极连接至第二输入差分信号的反向输入端QN ;所述第六MOS晶体管和第七MOS晶体管构成第二输入差分对管； 所述第八MOS晶体管的漏极连接至第五电阻相对于Von的另一端，第八MOS晶体管的栅极接控制电压Vb2，第八MOS晶体管的源级连接至第六电阻相对于Vop的另一端；第八MOS晶体管在此起到开关的作用； 所述第九MOS晶体管的漏极连接至第三电阻相对于Von的另一端，第九MOS晶体管的栅极接控制电压Vbl，第九MOS晶体管的源级连接至第四电阻相对于Vop的另一端；第九MOS晶体管在此起到开关的作用； 第一电阻的一端连接至电源VDD,另一端连接至输出差分信号的反向输出端Von ； 第二电阻的一端连接至电源VDD,另一端连接至输出差分信号的正向输出端Vop ； 第三电阻的一端连接至输出差分信号的反向输出端Von，另一端连接至第九MOS晶体管的漏极； 第四电阻的一端连接至输出差分信号的正向输出端Vop，另一端连接至第九MOS晶体管的源级； 第五电阻的一端连接至输出差分信号的反向输出端Von，另一端连接至第八MOS晶体管的漏极；第六电阻的一端连接至输出差分信号的正向输出端Vop，另一端连接至第八MOS晶体管的源级。`
【文档编号】H03K19/094GK203423670SQ201320423700
【公开日】2014年2月5日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】申向顺, 李波, 李卫斌, 王红丽, 姜恩春 申请人:陕西北斗恒通信息科技有限公司