一种基于dds与pll的新型x波段频率合成器的制造方法
【专利摘要】本实用新型公开了一种基于DDS与PLL的新型X波段频率合成器，包括PLL参考源产生装置、PLL装置和控制装置，所述控制装置分别与PLL参考源产生装置、PLL装置连接，所述PLL参考源产生装置包括DDS芯片器件和LC滤波器，所述DDS芯片器件通过LC滤波器与PLL装置连接。本实用新型结合DDS和PLL的优点，实现了具有频率捷变速度快、输出频率高、频谱纯度高以及实现简单等优点的X波段频率合成器。
【专利说明】—种基于DDS与PLL的新型X波段频率合成器
【技术领域】
[0001]本实用新型涉及雷达技术，特别地涉及雷达信号源设计技术以及锁相环技术【背景技术】
[0002]现代雷达系统为了提高系统的侦测能力、测量精度和分辨能力，要求雷达信号具有较大的时宽积、带宽和能量。脉冲压缩技术就是雷达在确保作用距离和速度分辨力的前提下为提高距离分辨力而广泛采用的技术。线性调频信号是一种在信号持续期内频谱连续性变化的脉冲压缩信号，线性调频技术作为一种实现宽带雷达信号的手段，已广泛应用于很多领域。
[0003]产生线性调频的方法有多种，可以分为模拟方法和数字方法。传统的模拟方法已经比较成熟。模拟PLL (Phase-Locked Loop，锁相环)，其一般由压控振荡器、相位频率检测器及电荷泵等组成，具有输出频率高，频谱纯度高、带宽宽等优点。但应用中也存在诸多问题和不足，例如，传统线性调频信号产生方法时间带宽积小且固定，缺乏应有的灵活性、硬件设计体积庞大、不利于满足小型化要求等等。近年来出现的数字方法产生大时宽积信号的技术得到广泛的应用。随着DDS (Direct Digital Synthesizer,直接数字频率合成器)技术的出现，其一般由相位累加器、正弦表及数模转换器等组成，产生了一批功能齐全的DDS芯片，该类型芯片具有较大的灵活性，可以改变线性调频脉冲宽度和调频带宽，以产生接近理想的信号。DDS技术具有较高的频率切换速度、频率分辨率和相位分辨率较高的有点，然而DDS的工作原理决定了它本身存在输出频率低、杂散多的缺点。为了充分利用两者的优点，出现了许多将两种技术结合起来构成的频率合成器方案。
【发明内容】
[0004]针对现有技术的缺点，本实用新型的目的是提供一种基于DDS与PLL的新型X波段频率合成器，解决频率捷变速度慢、输出频率低以及频谱纯度低的问题。
[0005]为了实现上述目的，本实用新型的技术方案为:一种基于DDS与PLL的新型X波段频率合成器，包括PLL参考源产生装置、PLL装置和控制装置，所述控制装置分别与PLL参考源产生装置、PLL装置连接，所述PLL参考源产生装置包括DDS芯片器件和LC滤波器，所述DDS芯片器件通过LC滤波器与PLL装置连接。
[0006]所述LC滤波器包括第一线圈、第二线圈、第一电容、第二电容、第三电容、第四电容和第五电容，第一线圈和第二线圈串联，第一电容和第一线圈并联，第二电容与第二线圈并联，第三电容和第四电容串联后与第一线圈并联，第四电容与第五电容串联后与第二线圈并联。
[0007]所述PLL装置内设有环路滤波器。
[0008]所述环路滤波器包括有源电路和无源电路，其中，电容Cl、电阻R6、电阻R4、电容C4、电容C5、电阻R7、电阻R8、电阻R9、电容C7、电阻R10、电容C3及电源Ul构成有源电路，而电容Cl、电阻R1、电容C2、电阻R2和C3构成无源电路。[0009]与现有技术相比，本实用新型结合DDS和PLL的优点，实现了具有频率捷变速度快、输出频率高、频谱纯度高以及实现简单等优点的X波段频率合成器。
【专利附图】
【附图说明】
[0010]下面结合附图对本实用新型作进一步的详细说明。
[0011]图1是本实用新型的电路组成框图。
[0012]图2是本实用新型的LC低通滤波器电路图。
[0013]图3是本实用新型的环路滤波器电路图。
[0014]图4是本实用新型的工作过程示意图。
【具体实施方式】
[0015]请参阅图1，本实施例的DDS与PLL的新型X波段频率合成器包括PLL参考源产生装置、PLL装置和控制装置，控制装置分别与PLL参考源产生装置、PLL装置连接，PLL参考源产生装置包括DDS芯片器件和LC滤波器，DDS芯片器件通过LC滤波器与PLL装置连接。
[0016]请参阅图2，LC滤波器包括第一线圈L1、第二线圈L2、第一电容Cl、第二电容C2、第三电容C3、第四电容C4和第五电容C5，第一线圈LI和第二线圈L2串联，第一电容Cl和第一线圈LI并联，第二电容C2与第二线圈L2并联，第三电容C3和第四电容C4串联后与第一线圈LI并联，第四电容C4与第五电容C5串联后与第二线圈L2并联。该LC滤波器用来衰减DDS内DAC产生的镜像频率及电路板上其他元件产生的杂散信号，以及改善系统周期性抖动性。与其他响应类型的滤波器相比较，该类型滤波器可提供最快的通带至阻带转换，但其陡峭的滚将是以通带和阻带中出现纹波为代价的。对于该滤波器中的元件，选择时要尽量选择封装较小的元件以提高器件自谐振频率并减少PCB布局相关的寄生效应，同时还要注意元件的插入损耗值，因为该值会影响滤波器输出端输出信号的幅度。
[0017]请参阅图3，PLL装置内设有环路滤波器，该环路滤波器包括有源电路和无源电路，其中，电容Cl、电阻R6、电阻R4、电容C4、电容C5、电阻R7、电阻R8、电阻R9、电容C7、电阻R10、电容C3及电源Ul构成有源电路，而电容Cl、电阻R1、电容C2、电阻R2和C3构成无源电路。该环路滤波器用来滤除PLL输出误差电压中的高频分量、抑制基准频率信号及电路板上产生的其他噪声以保证环路的稳定，改善环路跟踪性能。由于频率合成器在输出高频率时钟时，电荷泵输出电压小于VCO调谐电压，因此环路滤波器中包含了有源器件。采用了无源和有源两种滤波电路，断开R6和R10，则Cl，Rl, C2, R2，C3构成无源滤波器；断开Rl, R2，C2，R5，C6，则 Cl，R6，R4，C4，C5，R7，R8，R9，C7，RIO, C3 及 Ul 构成有源环路滤波器。设计中可以根据要求的技术指标恰当选择有源或无源滤波器，另外还要注意环路带宽的选择，该参数会影响PLL的锁定时间和系统的杂散分量。
[0018]请参阅图4，本实用新型的工作原理如下:上电后，进行DDS及PLL初始化操作，其中，通过FPGA软件来控制完成对DDS和PLL芯片的上电初始化，初始化完成以后；DDS及PLL寄存器配置，其中，在初始化完成以后，FPGA按照用户要求产生的频率及输出模式，完成对DDS输出频率模式选择和输出频率设置和对PLL输出频率设置。如单频点输出或扫频模式输出；PLL频率输出，产生所需的频率信号。综合来说，外部稳定的低相噪时钟源首先送入到DDS器件中，通过DDS的片内PLL产生高频系统时钟，DDS器件以该时钟作为基准，通过配置该器件寄存器内部参数，来产生所需要的fDDS时钟信号，fDDS时钟经过LC滤波器完成滤除杂散信号后，fKEF进一步送入PLL。PLL器件根据控制装置配置的寄存器参数以及fKEF参考时钟源产生频率合成器要求的时钟信号f^。环路滤波器滤除PLL输出误差电压中高频分量以保证环路的稳定性，并改善环路的跟踪性能和噪声性能。
[0019]虽然本实用新型以较佳实施例揭露如上，但并非用以限定本实用新型实施的范围。任何本领域的普通人员，在不脱离实用新型的范围内，作些改进，即凡是依照本实用新型所做的同等改进，应为本实用`新型的范围所涵盖。
【权利要求】
1.一种基于DDS与PLL的新型X波段频率合成器，包括PLL参考源产生装置、PLL装置和控制装置，所述控制装置分别与PLL参考源产生装置、PLL装置连接，其特征在于，所述PLL参考源产生装置包括DDS芯片器件和LC滤波器，所述DDS芯片器件通过LC滤波器与PLL装置连接。
2.根据权利要求1所述的基于DDS与PLL的新型X波段频率合成器，其特征在于，所述LC滤波器包括第一线圈、第二线圈、第一电容、第二电容、第三电容、第四电容和第五电容，第一线圈和第二线圈串联，第一电容和第一线圈并联，第二电容与第二线圈并联，第三电容和第四电容串联后与第一线圈并联，第四电容与第五电容串联后与第二线圈并联。
3.根据权利要求1所述的基于DDS与PLL的新型X波段频率合成器，其特征在于，所述PLL装置内设有环路滤波器。
4.根据权利要求3所述的基于DDS与PLL的新型X波段频率合成器，其特征在于，所述环路滤波器包括有源电路和无源电路，其中，电容Cl、电阻R6、电阻R4、电容C4、电容C5、电阻R7、电阻R8、电阻R9、电容C7、电阻R10、电容C3及电源Ul构成有源电路，而电容Cl、电阻R1、电容C2、电阻R2和C3构成无源电路。
【文档编号】H03L7/08GK203632644SQ201320666056
【公开日】2014年6月4日 申请日期:2013年10月25日 优先权日:2013年10月25日
【发明者】易先林, 陈以辉 申请人:海华电子企业(中国)有限公司