一种音频功放启动充电电路的制作方法
【专利摘要】本实用新型公开了一种音频功放启动充电电路，包括充电控制模块，充电控制模块包括电源、两个比较器、短脉冲模块、移位寄存器、两个延迟模块、三个电阻、电容、第一反相器、三个第一与门、四个恒流电流源以及九个开关。本实用新型通过同时对旁路电容和输入隔直电容快速充电，以及，以旁路电容的电压为基准对输入隔直电容进行精确充电，有效减小了启动时间和精确控制两个电容的电压，从而实现在不同外围电路情况下达到相同防Pop音的效果。
【专利说明】—种音频功放启动充电电路【技术领域】
[0001]本实用新型涉及集成电路设计领域，尤其涉及一种音频功放启动过程中对隔直电容及旁路电容充电的电路。
【背景技术】
[0002]音频功放在从休眠状态切换到正常工作状态的过程中，由于输入隔直电容和旁路电容充电的不平衡，会在输出端产生一个瞬态的信号，这个信号表现为人耳可闻的Pop声。为了避免出现Pop声，现有的技术在功放启动时使用一启动充电电路对旁路电容快速充电，使用一比较器检测旁路电容电压是否达到工作电压，另使用一计数器进行计时，时长为T。输入隔直电容则是通过功放本身控制共模部分的电路进行充电。充电时功放保持静默状态，当旁路电容充电结束后，计数器开始计时，以等待输入隔直电容达到工作电压。计数器计数终止后，取消对功率输出的禁止，进入正常工作状态。
[0003]然而，现有技术的启动充电电路存在缺陷:由于输入隔直电容会连接一输入电阻后接入芯片管脚。在充电时，芯片端检测到的电压与电容的实际电压有一定的差值。现有技术是通过充电结束后等待一固定时长T让它达到工作电压，但该电压差的大小随芯片外围电路的不同会有较大差异，电压差越大，达到工作电压的时间越长。即存在当等待时间T结束后该电压差仍旧会较大的情况,此时该电压差就被功放输出到扬声器，形成Pop声,从而影响实际的防Pop音效果。这成为本 申请人:致力于解决的问题。
【发明内容】
[0004]本实用新型的目的在于克服现有技术的缺陷而提供一种音频功放启动充电电路，能有效减小启动时间和精确控制两个电容的电压，从而实现在不同外围电路情况下达到相同防Pop音的效果。
[0005]实现上述目的的技术方案是:
[0006]一种音频功放启动充电电路，外接由外部电阻和输入隔直电容组成的阻容网络以及旁路电容，所述启动充电电路包括充电控制模块(101);
[0007]所述充电控制模块(101)包括电源、第一比较器(201)、第二比较器(202)、短脉冲模块(701)、移位寄存器(801)、第一延迟模块(401)、第二延迟模块(402)、第一电阻(301)、第二电阻(302)、第三电阻(303)、电容(403)、第一反相器(601)、第一与门(602)、第二与门(603)、第三与门(604)、第一恒流电流源(901)、第二恒流电流源(902)、第三恒流电流源(903)和第四恒流电流源(904)，以及九个具有两个信号端和一个控制端的的开关:第一开关(501)、第二开关(502)、第三开关(503)、第四开关(504)、第五开关(505)、第六开关(506)、第七开关(507)、第八开关(508)和第九开关(509)，其中:
[0008]所述第一电阻(301)—端连接所述电源，另一端通过所述第二电阻(302)接地；所述第一电阻(301)和第二电阻(302)的公共端输出基准电压Vref ；
[0009]所述第一比较器(201)的反相端连接所述第一电阻(301)和第二电阻(302)的公共端，正相端连接所述旁路电容，输出端分别连接所述第一反相器(601)的输入端、第一延迟模块(401)的输入端、第二延迟模块(402)的输入端、第三开关(503)的控制端、第七开关(507)的控制端、第八开关(508)的控制端以及第一比较器(201)的一个控制端；所述第一比较器(201)接收系统复位信号Reset ；
[0010]所述第一反相器(601)输出端分别连接所述第一开关(501)的控制端和第二开关(502)的控制端；
[0011]所述第一开关(501)的一个信号端连接所述旁路电容，另一信号端连接所述外部电阻；
[0012]所述第二开关(502)的一个信号端连接所述旁路电容，另一信号端连接所述第一恒流电流源(901)的一端，第一恒流电流源(901)的另一端连接所述电源；
[0013]所述第三开关(503)的一个信号端连接所述旁路电容，另一信号端连接所述第一电阻(301)和第二电阻(302)的公共端；
[0014]所述第二比较器(202)的一个控制端连接所述第一延迟模块(401)的输出端，反相端连接所述第八开关(508)的一个信号端相连，第八开关(508)的另一个信号端连接所述旁路电容；所述第二比较器(202)的正相端与所述第七开关(507)的一个信号端相连，第七开关(507)的另一个信号端连接所述外部电阻；所述第二比较器(202)的输出端与所述短脉冲模块(701)的输入端相连；所述第二比较器(202)接收系统复位信号Reset ；
[0015]所述移位寄存器(801)含三个输入端和三个输出端，一个输入端连接所述短脉冲模块(701)的输出端,一个输入端连接第二延迟模块(402)的输出端,一个输入端接收系统复位信号Reset ；
[0016]所述第九开关(509)的控制端连接所述短脉冲模块(701)的输出端，第九开关(509 )的两个信号端与所述电容(403 )的两端一一连接；所述电容(403 ) —端通过所述第三电阻(303)连接所述电源，另一端接地；
[0017]所述第一与门(602)、第二与门(603)和第三与门(604)各自的一个输入端与所述移位寄存器(801)的三个输出端一一连接，各自的另一个输入端均连接所述第三电阻(303)和电容(403)的公共端；
[0018]所述第四开关(504)的控制端连接所述第一与门(602)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第二恒流电流源(902)的一端，第二恒流电流源
(902)的另一端连接所述电源；
[0019]所述第五开关(505)的控制端连接所述第二与门(602)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第三恒流电流源(903)的一端，第三恒流电流源
(903)的另一端连接所述电源；
[0020]所述第六开关(506)的控制端连接所述第三与门(603)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第四恒流电流源(904)的一端，第四恒流电流源
(904)的另一端连接所述电源。
[0021]上述的音频功放启动充电电路，其中，所述短脉冲模块(701)的输入由低电平翻成高电平时，输出一脉冲信号，输入由高电平翻成低电平时，输出没有变化。
[0022]上述的音频功放启动充电电路，其中，所述移位寄存器(801)在所述短脉冲模块(701)输出的脉冲信号的每个上升沿时将一个逻辑“O”顺序移入三个输出中的一个。[0023]上述的音频功放启动充电电路，其中，所述第一延迟模块(401)的延迟时间小于所述第二延迟模块(402)的延迟时间。
[0024]上述的音频功放启动充电电路，其中，所述第一恒流电流源(901)、第二恒流电流源(902)、第三恒流电流源(903)和第四恒流电流源(904)各自的充电电流分别为I chr 1、I chr2、I chr3 和 I chr4，I chr I 大于 5 倍的 I chr2、I chr3 以及 I chr4 之和，并且Ichr2 ^ 5*Ichr3 ^ 5*Ichr4。
[0025]上述的音频功放启动充电电路，其中，所述短脉冲模块(701)包括第四与门(1001)、第二、第三、第四反相器(1101、1102、1103)及第一对地电容(1201)，其中:
[0026]第四与门(1001)的一输入端与短脉冲模块(701)的输入及第二反相器(1101)的输入端相连，第二反相器(1101)的输出连接第三反相器(1102)的输入，第三反相器(1102)的输出连接第四反相器(1103)的输入及第一对地电容(1201)的一端,第一对地电容(1201)的另一端接地。第四反相器(1103)的输出连接第四与门(701)的另一输入端；第四与门(1001)的输出连接短脉冲模块(701)的输出。
[0027]上述的音频功放启动充电电路，其中，所述第一延迟模块(401)和第二延迟模块
(402)均包括η个串联的反相器以及第二对地电容(1202)，n为偶数；第二对地电容(1202)的一端接某相邻两个反相器的相接端，另一端接地。
[0028]本实用新型的有益效果是:本实用新型通过简单、有效、合理的电路结构，在系统充电过程中依次实现快速充电和精确充电，降低了充电等待时间，同时通过分步降低的充电电流达到精确充电的目的 ，从而湮灭了音频应用中的pop声。而且，由于充电过程不依赖固定时长的等待周期，使得在不同外围电容应用时，系统仍旧可以得到一致的pop抑制能力，提升了系统的适用性。
【专利附图】
【附图说明】
[0029]图1是本实用新型的音频功放启动充电电路的电路图；
[0030]图2是短脉冲模块的输入输出波形图；
[0031]图3是移位寄存器的输入输出波形图；
[0032]图4是本实用新型中短脉冲模块的一种具体结构图；
[0033]图5是本实用新型中延迟模块的一种具体结构图；
[0034]图6是本实用新型的音频功放启动充电电路的工作原理的整体时序图；
[0035]图7是本实用新型中短脉冲模块的内部时序图。
【具体实施方式】
[0036]下面将结合附图对本实用新型作进一步说明。
[0037]本实用新型作用于外部电阻Rin和输入隔直电容Cin组成的阻容网络以及旁路电容Cbp，主要分两个充电阶段:
[0038]快速充电阶段，同时对旁路电容Cbp和输入隔直电容Cin快速充电，具体指:向旁路电容Cbp及外部电阻Rin和输入隔直电容Cin组成的阻容网络输出一恒定充电电流Ichrl,并检测旁路电容Cbp上的电压Vchrl与基准电压Vref的差值；当Vchrl大于Vref时，将Vchrl固定为Vref，断掉恒定充电电流Ichrl，使得阻容网络上的电压Vchr2回落到输入隔直电容Cin的真实电压，进入下一阶段；
[0039]精确充电阶段，以旁路电容Cbp的电压为基准对输入隔直电容Cin进行精确充电，具体指:向外部电阻Rin和输入隔直电容Cin组成的阻容网络输出恒定充电电流Ichr2、I chr 3和Ichr4，同时通过比较器比较该阻容网络上的电压Vchr2与旁路电容上的电压Vchrl，然后根据比较器的响应调整输出充电电流，直至启动充电结束。具体指:
[0040]当Vchr2等于Vchrl时,断掉恒定充电电流Ichr2、Ichr3和Ichr4,使得Vchr2回落到输入隔直电容Cin的真实电压；
[0041]然后，仅向外部电阻Rin和输入隔直电容Cin组成的阻容网络输出恒定充电电流I chr 3 和 I chr 4 ；
[0042]当Vchr2再次等于Vchrl时,断掉恒定充电电流Ichr3和Ichr4,使得Vchr2再次回落到输入隔直电容Cin的真实电压；
[0043]然后，仅向外部电阻Rin和输入隔直电容Cin组成的阻容网络输出恒定充电电流Ichr4 ；
[0044]最后，当Vchr2再次等于Vchrl时，断掉恒定充电电流Ichr4,充电结束。
[0045]请参阅图1，本实用新型的首频功放启动充电电路，包括充电控制t旲块101 ；
[0046]充电控制模块101包括电源(图中未示)、第一比较器201、第二比较器202、短脉冲模块701、移位寄存器801、第一延迟模块401、第二延迟模块402、第一电阻301、第二电阻302、第三电阻303和电容403，以及第一反相器601、第一与门602、第二与门603、第三与门604四个逻辑门电路，以及第一恒流电流源901、第二恒流电流源902、第三恒流电流源903和第四恒流电流源904四个电流源，以及九个具有两个信号端和一个控制端的的开关--第一开关501、第二开关502、第三开关503、第四开关504、第五开关505、第六开关506、第七开关507、第八开关508和第九开关`509，其中:
[0047]第一电阻301—端连接电源，另一端通过第二电阻302连接到地；第一电阻301和第二电阻302组成一分压网络，产生基准电压Vref，由第一电阻301和第二电阻302的公共端输出；
[0048]第一比较器201的反相端与第一电阻301和第二电阻302的公共端相连，第一比较器201的正相端连接旁路电容Cbp,第一比较器201的输出端输出逻辑信号Vcmpl,第一比较器201的输出端分别与第一反相器601的输入端、第一延迟模块401的输入端、第二延迟模块402的输入端、第三开关503的控制端、第七开关507的控制端、第八开关508的控制端以及第一比较器201的一个控制端相连；第一比较器201还接收系统复位信号Reset ；
[0049]第一反相器601的输入端连接第一比较器201的输出端,第一反相器601的输出端产生Vcmpln的逻辑信号，第一反相器601的输出端分别与第一开关501的控制端和第二开关502的控制端相连；
[0050]第一开关501的控制端连接第一反相器601的输出端,第一开关501的一个信号端连接旁路电容Cbp，第一开关501的另一信号端连接外部电阻Rin ；
[0051]第二开关502的控制端连接第一反相器601的输出端，第一开关501的一个信号端连接旁路电容Cbp,第一开关501的另一信号端连接第一;〖亘流电流源901的一端,第一;I'M流电流源901的另一端连接到电源；
[0052]第三开关503的控制端连接第一反相器601的输出端,第三开关503的一个信号端连接旁路电容Cbp，第三开关503的另一信号端连接第一电阻301和第二电阻302的公共端;
[0053]第一延迟模块401的输入端连接第一比较器201的输出端,第一延迟模块401的输出端产生Vdyl信号并与第二比较器202的一个控制端相连；
[0054]第二延迟模块402的输入端连接第一比较器201的输出端，第二延迟模块402的输出端产生Vset信号与移位寄存器801相连；
[0055]第二比较器202的反相端与第八开关508的一个信号端相连,第八开关508的另一个信号端连接旁路电容Cbp ;第二比较器202的正相端与第七开关507的一个信号端相连，第七开关507的另一个信号端连接外部电阻Rin。第二比较器202的输出端产生Vcmp2信号并与短脉冲模块701的输入端相连，第二比较器202还接收系统复位信号Reset ;短脉冲模块701的输入端连接第二比较器202的输出端，短脉冲模块701的输出端分别与移位寄存器801的输入端以及第九开关509的控制端相连接；第九开关509的一个信号端与第三电阻303和电容403的公共端相连接，该公共端输出Vpul2 ;第九开关509的另一信号端与电容403的另一端相接后接地；第三电阻303的另一端连接电源；短脉冲模块701的功能为:当输入由低电平翻成高电平时，输出一宽度为T2的脉冲信号,输入由高电平翻成低电平时，输出没有变化，信号如图2所示；
[0056]移位寄存器801的三个输入端分别连接短脉冲模块701的输出端、第二延迟模块402的输出端以及系统复位信号Reset，三个输出端分别连接第一与门602、第二与门603和第三与门604，分别输出Q1、Q2、Q3三位逻辑信号；移位寄存器801的功能为:若系统Reset信号为逻辑“1”，QU Q2、Q3均被重置为逻辑“O” ;若系统Reset信号为逻辑“0”，移位寄存器801进入正常工作模式，当正常工作时，首先Vset输入逻辑“1”，Ql、Q2、Q3均被置位为逻辑“1”，然后对输入Vpull的上升沿进行响应，即在Vpull每个上升沿时将一个逻辑“O”顺序移入Q1、Q2、Q3中的一位，信号如图3所示；
[0057]第一与门602的两个输入端分别连接移位寄存器801的输出Ql及第三电阻303和电容403的公共端,第一与门602的输出端输出Vcrtl信号并与与第四开关504的控制端相连；第四开关504的一个信号端与外部电阻Rin相连，另一信号端与第二恒流电流源902的一端相连，第二恒流电流源902的另一端连接到电源；
[0058]第二与门603的两个输入端分别连接移位寄存器801的输出Q2及第三电阻303和电容403的公共端,第二与门603的输出端输出Vcrt2信号并与第五开关505的控制端相连；第五开关505的一个信号端与外部电阻Rin相连,另一信号端与第三恒流电流源903的一端相连，第三恒流电流源903的另一端连接到电源；
[0059]第三与门604的两个输入端分别连接移位寄存器801的输出Q3及第三电阻303和电容403的公共端，第三与门604的输出端输出Vcrt3信号并与第六开关506的控制端相连；第六开关506的一个信号端与外部电阻Rin相连,另一信号端与第四恒流电流源904的一端相连，第四恒流电流源904的另一端连接到电源。
[0060]本实施例中，短脉冲模块701由第四与门1001、第二、第三、第四反相器1101、1102、1103及第一对地电容1201构成，参阅图4，其中:
[0061]第四与门1001的输入端Al与短脉冲模块701的输入IN及第二反相器1101的输入端相连，第二反相器1101的输出连接第三反相器1102的输入，第三反相器1102的输出连接第四反相器1103的输入及第一对地电容1201的一端，第一对地电容1201的另一端接地。第四反相器1103的输出连接第四与门701的另一输入端A2。第四与门1001的输出连接短脉冲模块701的输出OUT。
[0062]本实施例中，第一延迟模块401和第二延迟模块402均由第五反相器1104、第六反相器1105、第七反相器1106、第八反相器1107等η (η为偶数)个反相器串联及第二对地电容1202构成，第二对地电容(1202)的一端接某相邻两个反相器的相接端，另一端接地；参阅图5。
[0063]本实用新型的音频功放启动充电电路的工作原理如下:
[0064]在上电初始,第一比较器201和移位寄存器801首先接收系统Reset信号,第一比较器201的输出Vcmpl以及移位寄存器801的输出Ql、Q2、Q3均被置为逻辑“O”。系统进入快速充电阶段。
[0065]在快速充电阶段，第一比较器201的输出Vcmpl为逻辑“0”，第一延迟模块401的输出Vdyl为逻辑“0”，第二比较器202关断，第二比较器202的输出Vcmp2下拉为逻辑“O”电平。第二延迟402的输出Vset为逻辑“0”，移位寄存器801保持系统复位时的输出，即Q1、Q2、Q3均为逻辑“0”，第一与门602、第二与门603和第三与门604的输出Vctrl、Vctr2、Vctr3均为逻辑“O”。第一反相器601的输出Vcmpln为逻辑“ 1”，第一开关501、第二开关502导通，旁路电容Cbp和外部电阻Rin由第一开关501短接，第一恒流电流源901通过第二开关502对旁路电容Cbp和输入隔直电容Cin充电，旁路电容Cbp上的电压Vchrl以及外部电阻Rin和输入隔直电容Cin组成的阻容网络上的电压Vchr2随之抬升，充电电流大小为Ichrl。此时,Vchrl等于Vchr2。但是由于Ichrl很大，因此Rin上的压降也很大,旁路电容Cbp上的电压与输入隔直电容Cin上的实际电压存在较大差异；在快速充电阶段，第三开关503、第四开关504、第五开关505、第六开关506、第七开关507、第八开关508和第九开关509断开。因此，第二比较器202仍旧输出逻辑“0”，第二恒流电流源902、第三恒流电流源903、第四恒流电流源904不起作用。
[0066]当旁路电容Cbp上的电压Vchrl大于基准电压Vref时，第一比较器201翻转，Vcmpl变为逻辑“1”，VcmpIn变为逻辑“O”。Vcmpl同时返回第一比较器201，将第一比较器201的输出锁定为逻辑“I”。第一开关501和第二开关502断开，充电电流变为O。第三开关503导通，Vchrl与Vref短接，这样旁路电容Cbp上的电压保持在Vref。由于充电电流为0，即外部电阻Rin上的电压降为0，Vchr2回落为输入隔直电容Cin上的真实电压，即有Vchrl大于Vchr2 ;系统进入精确充电阶段。
[0067]在精确充电阶段，Vcmpl由逻辑“O”翻转为逻辑“1”，第一延迟模块401的输出Vdyl、第二延迟模块402的输出Vset延迟一小段时间后同样翻转为逻辑“1”，第七开关507、第八开关508导通。旁路电容Cbp上的电压Vchrl送入第二比较器202的反相端,输入隔直电容Cin上的实际电压Vchr2送入第二比较器202的正相端；第一延迟模块401和第二延迟模块402的作用是等待第一比较器201正反相两输入端的电压稳定后再让后续电路工作。并且，第一延迟模块401的延迟时间较第二延迟模块402短，即第二比较器202先进入正常工作模式，然后移位寄存器801再进行置位。
[0068]当Vdyl翻为逻辑“1”，第二比较器202进入正常工作模式。由于此时Vchrl大于Vchr2，则Vcmp2仍旧输出逻辑“O”。短脉冲模块701的输出Vpull保持逻辑“O”。[0069]当Vset翻转为逻辑“1”，移位寄存器801的输出Ql、Q2、Q3被置位为逻辑“I”。此时，Vpull保持逻辑“0”，第九开关509关断，Vpul2为逻辑“I”。因此，第一与门602、第二与门603和第三与门604的各自输出Vctrl、Vctr2、Vctr3均翻转为逻辑“1”，第四开关504、第五开关505和第六开关506导通，第二恒流电流源902、第三恒流电流源903和第四恒流电流源904同时对输入隔直电容Cin充电。充电电流大小为Ichr2、I chr 3, Ichr4之和，Vchr2随之再次上升。当Vchr2等于Vchrl时,第二比较器202翻转，Vcmp2输出逻辑“1”，Vpull输出一脉冲电平，移位寄存器801在脉冲电平上升沿将Ql置为逻辑“0”，Q2、Q3保持逻辑“ I ”不变。在脉冲电平Vpul I为逻辑“ I ”时，第九开关509导通，Vpul2拉至低电平，Vctrl、Vctr2、Vctr3均翻转为逻辑“0”，外部电阻Rin端充电电流为0，Vchr2再次回落到输入隔直电容Cin的真实电压。当脉冲电平Vpull翻转为逻辑“O”时，第一与门602、第二与门603、第三与门604将Q1、Q2、Q3输出，即Vctrl为逻辑“0”，Vctr2翻转为逻辑“ 1”，Vctr3翻转为逻辑“I”。第二恒流电流源902断开，第三恒流电流源903和第四恒流电流源904同时对输入隔直电容Cin充电。充电电流大小为1(:1^3、1(31^4之和，￥(31^2随之再次上升。当Vchr2再次等于Vchrl时，重复上述过程，移位寄存器801在脉冲电平上升沿将Q1、Q2置为逻辑“0”，Q3保持逻辑“I”不变。待脉冲电平Vpull翻转为逻辑“O”时，Vctrl为逻辑“0”，Vctr2为逻辑“0”，Vctrf翻转为逻辑“I”。第二恒流电流源902和第三恒流电流源903断开，仅有第四恒流电流源904对输入隔直电容Cin充电。充电电流大小为Ichr4，Vchr2随之再次上升。当Vchr2再次等于Vchrl时,第二比较器202再次翻转,经短脉冲模块701、移位寄存器801等处理后，Vctrl、Vctr2、Vctr3均翻转为逻辑“0”，所有的恒流电流源全部断开，整个充电过程结束。整体时序图可参见图6。
[0070]在上述充电过程中，Ichrl设定为大于5倍的Ichr2、I chr 3 > I chr 4之和。Ichr2、I chr 3, Ichr4之间的电流大小关系为Ichr2≤5*Ichr3≤5*Ichr4。因此，对输入隔直电容Cin来说，整个充电电流是分步降低的，那么充电时外部电阻Rin上的电压降也随之降低，若合理设置Ichr4的电流，则达到最终充电步骤时，外部电阻Rin上的压降可控制在几个毫伏以内，可以忽略不计。也就是说可以认为输入隔直电容Cin上的真实电压与旁路电容Cbp上的电压相等，从而湮灭Pop声。而且，由于Ichrl、Ichr2的电流可以较大，因此也降低了整体充电时间。再次，由于所有的充电电流源均为恒定电流，充电精度仅取决于Ichr4的大小，对于不同大小的外围电容可以得到相同的充电精度，即可得到相同的Pop抑制能力，提高了系统的适用范围。
[0071]本实施例中，短脉冲模块701工作原理为:VCMP2信号接到第四与门1001的输入端Al。同时，VCMP2信号经第二至第四反相器1101，1102，1103及第一对地电容1201延迟翻转后接到第四与门1001的另一输入端A2，这样A1，A2的信号同时为逻辑“ I”的时候相与就产生了短脉冲信号，短脉冲模块701内部时序图参见图7.[0072]第一延迟模块401，第二延迟模块402的工作原理为:延迟时间由串联的反相器个数和第二对地电容大小决定。反相器个数越多，电容越大延迟时间越长。具体的说，若串联η个反相器，则延迟时间为Λ1，tl为单个门延迟时间。电容接在某一反相器的输出端，用以延迟信号上升沿，延迟时间为t2。那么总的延迟时间为t2+n*tl。且由于η的个数为偶数，输入信号IN与输出信号OUT是同相位，仅被延迟t2+n*tl。
[0073]以上实施例仅供说明本实用新型之用，而非对本实用新型的限制，有关【技术领域】的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本实用新型的范畴，应由各权利要求所限定。
【权利要求】
1.一种音频功放启动充电电路，外接由外部电阻和输入隔直电容组成的阻容网络以及旁路电容，其特征在于，所述启动充电电路包括充电控制模块(101); 所述充电控制模块(101)包括电源、第一比较器(201)、第二比较器(202)、短脉冲模块(701)、移位寄存器(801)、第一延迟模块(401)、第二延迟模块(402)、第一电阻(301)、第二电阻(302)、第三电阻(303)、电容(403)、第一反相器(601)、第一与门(602)、第二与门(603)、第三与门(604)、第一恒流电流源(901)、第二恒流电流源(902)、第三恒流电流源(903)和第四恒流电流源(904)，以及九个具有两个信号端和一个控制端的的开关:第一开关(501)、第二开关(502)、第三开关(503)、第四开关(504)、第五开关(505)、第六开关(506)、第七开关(507)、第八开关(508)和第九开关(509)，其中: 所述第一电阻(301)—端连接所述电源，另一端通过所述第二电阻(302)接地；所述第一电阻(301)和第二电阻(302)的公共端输出基准电压Vref ； 所述第一比较器(201)的反相端连接所述第一电阻(301)和第二电阻(302)的公共端，正相端连接所述旁路电容，输出端分别连接所述第一反相器(601)的输入端、第一延迟模块(401)的输入端、第二延迟模块(402)的输入端、第三开关(503)的控制端、第七开关(507)的控制端、第八开关(508)的控制端以及第一比较器(201)的一个控制端；所述第一比较器(201)接收系统复位信号Reset ； 所述第一反相器(601)输出端分别连接所述第一开关(501)的控制端和第二开关(502)的控制端； 所述第一开关(501)的一个信号端连接所述旁路电容，另一信号端连接所述外部电阻； 所述第二开关(502)的一个信号端连接所述旁路电容，另一信号端连接所述第一恒流电流源(901)的一端，第一恒流电流源(901)的另一端连接所述电源； 所述第三开关(503)的一个信号端连接所述旁路电容，另一信号端连接所述第一电阻(301)和第二电阻(302)的公共端； 所述第二比较器(202)的一个控制端连接所述第一延迟模块(401)的输出端，反相端连接所述第八开关(508)的一个信号端相连，第八开关(508)的另一个信号端连接所述旁路电容；所述第二比较器(202)的正相端与所述第七开关(507)的一个信号端相连，第七开关(507)的另一个信号端连接所述外部电阻；所述第二比较器(202)的输出端与所述短脉冲模块(701)的输入端相连；所述第二比较器(202)接收系统复位信号Reset ； 所述移位寄存器(801)含三个输入端和三个输出端,一个输入端连接所述短脉冲模块(701)的输出端,一个输入端连接第二延迟模块(402)的输出端,一个输入端接收系统复位信号Reset ； 所述第九开关(509)的控制端连接所述短脉冲模块(701)的输出端，第九开关(509)的两个信号端与所述电容(403)的两端一一连接；所述电容(403) —端通过所述第三电阻(303)连接所述电源，另一端接地； 所述第一与门(602)、第二与门(603)和第三与门(604)各自的一个输入端与所述移位寄存器(801)的三个输出端一一连接，各自的另一个输入端均连接所述第三电阻(303)和电容(403)的公共端； 所述第四开关(504)的控制端连接所述第一与门(602)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第二恒流电流源(902)的一端，第二恒流电流源(902)的另一端连接所述电源； 所述第五开关(505)的控制端连接所述第二与门(602)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第三恒流电流源(903)的一端，第三恒流电流源(903)的另一端连接所述电源； 所述第六开关(506)的控制端连接所述第三与门(603)的输出端，一个信号端连接所述外部电阻，另一信号端连接所述第四恒流电流源(904)的一端，第四恒流电流源(904)的另一端连接所述电源。
2.根据权利要求1所述的音频功放启动充电电路，其特征在于，所述短脉冲模块(701)的输入由低电平翻成高电平时，输出一脉冲信号，输入由高电平翻成低电平时，输出没有变化。
3.根据权利要求2所述的音频功放启动充电电路，其特征在于，所述移位寄存器(801)在所述短脉冲模块(701)输出的脉冲信号的每个上升沿时将一个逻辑“O”顺序移入三个输出中的一个。
4.根据权利要求1所述的音频功放启动充电电路，其特征在于，所述第一延迟模块(401)的延迟时间小于所述第二延迟模块(402)的延迟时间。
5.根据权利要求1所述的音频功放启动充电电路，其特征在于，所述第一恒流电流源(901)、第二恒流电流源 (902)、第三恒流电流源(903)和第四恒流电流源(904)各自的充电电流分别为 Ichrl> Ichr2、Ichr3 和 Ichr4, Ichrl 大于 5 倍的 Ichr2、Ichr3 以及 Ichr4 之和，并且 Ichr2 ^ 5*Ichr3 ^ 5*Ichr4。
6.根据权利要求1所述的音频功放启动充电电路，其特征在于，所述短脉冲模块(701)包括第四与门(1001)、第二、第三、第四反相器(1101、1102、1103)及第一对地电容(1201)，其中: 第四与门(1001)的一输入端与短脉冲模块(701)的输入及第二反相器(1101)的输入端相连，第二反相器(1101)的输出连接第三反相器(1102)的输入，第三反相器(1102)的输出连接第四反相器(1103)的输入及第一对地电容(1201)的一端,第一对地电容(1201)的另一端接地，第四反相器(1103)的输出连接第四与门(701)的另一输入端；第四与门(1001)的输出连接短脉冲模块(701)的输出。
7.根据权利要求1所述的音频功放启动充电电路，其特征在于，所述第一延迟模块(401)和第二延迟模块(402)均包括η个串联的反相器以及第二对地电容(1202)，η为偶数；第二对地电容(1202)的一端接某相邻两个反相器的相接端，另一端接地。
【文档编号】H03K19/0185GK203590181SQ201320724988
【公开日】2014年5月7日 申请日期:2013年11月15日 优先权日:2013年11月15日
【发明者】常祥岭 申请人:上海贝岭股份有限公司