基于浮栅mos管的增强型动态全加器的制造方法
【专利摘要】本实用新型公开了一种基于浮栅MOS管的增强型动态全加器设计，包括互补进位输出电路和互补本位和电路；所述互补进位输出电路产生互补的进位输出信号c+和所述互补本位和电路产生互补的本位和信号s和同时信号作为所述互补本位和电路的一个输入信号；所述互补进位输出电路包含：时钟动态控制电路，包括pMOS管m3和m7，nMOS管m6和m4；两个稳压箝位电路，包括pMOS管m2和普通反相器INV1，pMOS管m8和普通反相器INV2；输入控制电路，包括三输入浮栅nMOS管m1和普通nMOS管m5；所述互补本位和电路包含：时钟动态控制电路，包括pMOS管m11和m15，nMOS管m12和m14；两个稳压箝位电路，包括pMOS管m10和普通反相器INV3，pMOS管m16和普通反相器INV4。本实用新型的有益效果是：简化了电路结构，减小了功耗。
【专利说明】基于浮栅MOS管的增强型动态全加器
【技术领域】
[0001]本实用新型涉及一种全加器，更具体说，它涉及一种基于浮栅MOS管的增强型动态全加器。
【背景技术】
[0002]在集成电路的发展史中，数据运算一直扮演着重要的角色。加法运算是最常见的数据运算，加法器是数字集成电路系统中最基础、最核心的部分之一。在一些基本的数字系统包括数字信号处理(DSP)、中央处理器(CRJ)、算术逻辑运算单元(ALU)中，加法器更是必不可少的组成部分。正是由于加法运算如此广泛的应用，对于高性能加法器的设计一直是众多学者研究的热点。
[0003]随着便携式设备的增多，集成电路对于体积和功耗的要求也更加严格。在实现低功耗的方法中，动态电路引起越来越多的关注。在动态电路中，动态能耗控制是一项极为重要的功能，它针对电路器件是否在使用及使用的程度，通过开关来控制器件，使得不需要工作的器件关闭，从而不消耗能量。同时动态电路在速度、芯片面积等方面也比静态电路有优势。
[0004]多输入浮栅MOS器件是一种具有复杂功能的MOS管，它具有多个输入栅极和一个浮栅极，大大增强了单个晶体管的功能，从而有效地降低了整个电路的复杂度，大大减少了互连线数.另一方面，由于多输入浮栅MOS管对栅极电平的加权求和是通过输入栅与浮栅间的电容耦合来实现的， 因此具有极低功耗的特点。
[0005]对于传统的动态全加器，I位的全加器单兀有3个输入信号(X、y、c0)和2个输出信号(s、c+)。输出信号中的s是本位和，c+是进位输出信号。两个输出信号可以分别表示为:
[0006]j = j?j#c0=**j*c,0+x*j*c0+x*j*c1J+j:*_y*c0(U
[0007]c+ = X.y+y.c0+x.C0(2)
[0008]根据(I)和(2)构建出的28个晶体管和4个普通反相器的CMOS逻辑的动态全加器电路结构如图1所示。图1中的全加器是目前最简单的动态级联型全加器设计。
[0009]上述动态全加器能够很好的实现其逻辑功能，但是存在一些影响功耗和集成度的问题。
[0010]第一，输入信号(X、y、Co)通过2对3个晶体管的串联实现，存在较长的充放电通路的问题。
[0011]第二，输出信号s和c+分别通过两个独立的电路实现，而实际上s和c+存在一定的关系，因此使得电路结构更加复杂。
[0012]加法器的真值表如下所示:
【权利要求】
1.一种基于浮栅MOS管的增强型动态全加器，其特征在于:包括互补进位输出电路和互补本位和电路；所述互补进位输出电路产生互补的进位输出信号C+和所述互补本位和电路产生互补的本位和信号S和J ,同时c+信号作为所述互补本位和电路的一个输入信号; 所述互补进位输出电路包含:时钟动态控制电路，包括PMOS管m3和m7，nMOS管m6和m4 ;两个稳压箝位电路，包括pMOS管m2和普通反相器INVl，pM0S管m8和普通反相器INV2 ；输入控制电路，包括三输入浮栅nMOS管ml和普通nMOS管m5 ； 所述互补本位和电路包含:时钟动态控制电路，包括pMOS管mil和ml5，nMOS管ml2和ml4 ;两个稳压箝位电路，包括pMOS管mlO和普通反相器INV3，pMOS管ml6和普通反相器INV4 ;输入控制电路，包括四输入浮栅nMOS管m9和普通nMOS管ml3 ； 所述pMOS管m3、m7、m2、m8、mll、ml5、ml0和ml6的源级接工作电压VDD，所述nMOS管m4和ml2的源级接地； 所述pMOS管m3和m7，nM0S管m6和m4，pM0S管mil和ml5以及nMOS管ml2和ml4的栅极均接时钟信号elk ;所述三输入nMOS管ml的三个输入分别接x、y、C();所述普通反相器INVl和INV2的输出分别接进位输出信号c+和^.所述四输入nMOS管m9的四个输入分别
?接X、y、C0和5 f其中€的权重是其余三个输入权重的2倍；所述普通反相器INV3和INV4的输出分别接本位和信号s和 S ;所述稳压箝位电路中pMOS管m2、m8、ml0、ml6的栅极分别接输出信号C+、i。
、O
【文档编号】H03K19/20GK203608178SQ201320794404
【公开日】2014年5月21日 申请日期:2013年12月4日 优先权日:2013年12月4日
【发明者】胡晓慧, 杭国强, 周选昌, 杨旸, 章丹艳, 尤肖虎 申请人:浙江大学城市学院