Cmmb中部分并行输入的右移累加qc-ldpc编码器的制造方法
【专利摘要】本发明提供了一种CMMB中部分并行输入的右移累加QC-LDPC编码器，该编码器包括1个对信息段循环右移的256位移位寄存器、18个预先存储所有码率生成矩阵中所有循环矩阵生成多项式的生成多项式查找表、18个对移位寄存器内容和生成多项式比特进行标量乘的256位二进制乘法器、18个对乘积和累加器内容进行模2加的256位二进制加法器、18个256位累加器。最终，校验数据包含于18个累加器中。本发明提供的部分并行输入编码器兼容CMMB系统中所有码率QC-LDPC码，具有寄存器少、结构简单、功耗小、成本低、工作频率高、吞吐量大等优点。
【专利说明】CMMB中部分并行输入的右移累加QC-LDPC编码器
【技术领域】
[0001]本发明涉及信道编码领域，特别涉及一种CMMB系统中部分并行输入的右移累加QC-LDPC编码器。
【背景技术】
[0002]低密度奇偶校验(Low-Density Parity-Check, LDPC)码是高效的信道编码技术之一,而准循环 LDPC(Quas1-Cyclic LDPC，QC-LDPC)码是一种特殊的 LDPC 码。QC-LDPC 码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列，具有分段循环的特点，故被称为QC-LDPC码。循环矩阵的首行是末行循环右移I位的结果，其余各行都是其上一行循环右移I位的结果，因此，循环矩阵完全由其首行来表征。通常，循环矩阵的首行被称为它的生成多项式。
[0003]CMMB标准采用系统形式的QC-LDPC码，其生成矩阵G的左半部分是一个单位矩阵，右半部分是由aXc个bXb阶循环矩阵Gi，j(0 ( Ka, a ^ j<t, t = a+c)构成的阵列,如下
所示:
[0004]
【权利要求】
1.一种CMMB中部分并行输入的右移累加QC-LDPC编码器，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gi;j构成的阵列，gi;J是循环矩阵Gy的生成多项式，其中，t = a+c, a、b、C、1、j和t均为非负整数，O≤i〈a，a ( j〈t，CMMB标准采用了 2种不同码率η的LDPC码，通过行列交换被变换为QC-LDPC码，η分别是0.5、0.75，对于这2种不同码率QC-LDPC码，均有t = 36和b =256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，生成矩阵G对应码字V= (S，P)，G的前a块列对应的是信息向量S，后c块列对应的是校验向量P，以b比特为一段,信息向量s被等分为a段，即s = (Stl, S1,…，Siri),校验向量P被等分为c段，即P = (P0, P1,…，P。」，其特征在于，所述编码器包括以下部件: b位移位寄存器对信息段进行循环右移； 生成多项式查找表U，L1,…，L17,分别预存所有码率QC-LDPC码生成矩阵G中第a,a+1,…，35块列的循环矩阵生成多项式； b位二进制乘法器M0, M1，…，M17，分别对移位寄存器的内容和生成多项式查找表Ltl, L1,…，L17的输出比特进行标量乘； b位二进制加法器Atl, A1,…，A17,分别对b位二进制乘法器M0，M1,…，M17的乘积和累加器Rtl, R1，…，R17的内容进行模2加； 累加器R。，R1,…，R17,分别存储b位二进制加法器A0, A1,…，A17的结果以及最终的校验段 Po，Pd …，Pi7 °
2.根据权利要求1所述的一种CMMB中部分并行输入的右移累加QC-LDPC编码器，其特征在于，所述生成多项式查找表Ltl~L8分别存储η = 0.5码率G的第18~26块列中的所有生成多项式，并分别存储Π =0.75码率G的第27~35块列中的所有生成多项式，对于任一块列，依次存储第0，I,…，a-1块行对应的生成多项式。
3.根据权利要求1所述的CMMB中一种部分并行输入的右移累加QC-LDPC编码器，其特征在于，所述生成多项式查找表L9~L17分别存储η = 0.5码率G的第27~35块列中的所有生成多项式,对于任一块列,依次存储第0，I,…，a-Ι块行对应的生成多项式。
4.一种CMMB中部分并行输入的右移累加QC-LDPC编码方法，QC-LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gi;j构成的阵列，gi;J是循环矩阵Gy的生成多项式，其中，t = a+c, a、b、C、1、j和t均为非负整数，O≤i〈a，a ( j〈t，CMMB标准采用了 2种不同码率η的LDPC码，通过行列交换被变换为QC-LDPC码，η分别是0.5、0.75，对于这2种不同码率QC-LDPC码，均有t = 36和b =256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，生成矩阵G对应码字V= (S，P)，G的前a块列对应的是信息向量S，后c块列对应的是校验向量P，以b比特为一段,信息向量s被等分为a段，即s = (s0, S1,…，Siri),校验向量P被等分为c段，即P = (P0, P1,…，P。」，其特征在于，所述编码方法包括以下步骤: 第I步，清零累加器Rtl, R1，…，R17; 第2步，移位寄存器输入信息段Si,其中，O ( i〈a ； 第3步，生成多项式查找表Ltl, L1，…，L17分别输出码率η生成矩阵G第i块行中第a,a+1，...，35块列的生成多项式比特，这些生成多项式比特分别通过b位二进制乘法器M0, M1,…，M17与移位寄存器的内容进行标量乘，b位二进制乘法器Mtl, M1,…，M17的乘积分别通过b位二进制加法器Atl, A1,…，A17与累加器Rtl, R1,…，R17的内容相加，b位二进制加法器A0, A1,...，A17的和分别存入累加器R0, R1,...，R17 ； 第4步，移位寄存器循环右移一位，重复第3步b次；第5步，以1为步长递增改变i的取值，重复第2~4步a次，直到整个信息向量s输入完毕，此时，累加器Rtl, R1,…，Rh存储的分别是校验段P1, P1,…，Pm，它们构成了校验向里 P — (Po，Pd...，Pc-1)。
【文档编号】H03M13/11GK103929207SQ201410167021
【公开日】2014年7月16日 申请日期:2014年4月23日 优先权日:2014年4月23日
【发明者】张鹏, 刘志文, 张燕 申请人:荣成市鼎通电子信息科技有限公司