半导体装置、振荡电路和信号处理系统的制作方法
半导体装置、振荡电路和信号处理系统的制作方法
【专利摘要】一种半导体装置，包括：与压电振动器的相应两端连接的第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端子与参考电压端子之间的第一电容元件；与第一电容元件串联地设置的第一电阻元件；设置于第二外部端子与参考电压端子之间的第二电容元件；以及与第二电容元件串联地设置的第二电阻元件。
【专利说明】半导体装置、振荡电路和信号处理系统
[0001] 相关申请的交叉引用
[0002] 本申请基于2013年4月24日提交的日本专利申请No. 2013-091368并且要求其 优先权的权益，该申请的公开内容通过引用整体合并于此。
【技术领域】
[0003] 本发明涉及半导体装置、振荡电路和信号处理系统。
【背景技术】
[0004] 存在具有不同振荡频率和负载电容值的各种晶体谐振器。在由晶体谐振器和半导 体芯片组成的振荡电路中，迄今已根据晶体谐振器的负载电容值和振荡频率来特别地设计 半导体芯片。因此，振荡电路中的半导体芯片不能采用与最初提供的晶体振荡器不同的晶 体振荡器来产生振荡信号。
[0005] 在日本未审专利申请公开No. H01-317004和日本未审专利申请公开 No. 2006-287765中公开了相关技术。
[0006] 日本未审专利申请公开NO.H01-317004公开了一种包括开关电容器电路的振荡 电路，该开关电容器电路配置成包括由电容和开关组成的多个串联电路和由电容、电阻和 开关组成的至少一个串联电路，其中由电容和开关组成的多个串联电路和由电容、电阻和 开关组成的至少一个串联电路彼此并联连接。利用这样的配置，振荡电路可以高精度地对 温度进行补偿。
[0007] 日本未审专利申请公开No. 2006-287765公开了包括反相器的晶体谐振器，其能 够改变反相器的大小。
【发明内容】
[0008] 在日本未审专利申请公开No.HOl-317004中公开的数字温度补偿式晶体振荡电 路的目的是补偿温度，开关电容器电路仅设置于晶体谐振器的一侧。因此，在日本未审专利 申请公开No. H01-317004公开的数字温度补偿式晶体振荡电路中，当晶体谐振器被振荡频 率与先前的谐振器的振荡频率不同的另一谐振器取代时，难以把振荡频率和负电阻（振荡 容差）保持在标准范围内。S卩，日本未审专利申请公开No. H01-317004公开的数字温度补 偿式晶体振荡电路的芯片存在着该芯片无法采用具有不同特性的各种晶体谐振器来容易 地产生振荡信号的问题。
[0009] 日本未审专利申请公开No. 2006-287765公开的晶体振荡电路无法调整晶体谐 振器上的负载电容。因此，在日本未审专利申请公开No. 2006-287765公开的晶体振荡电 路中，当晶体谐振器被振荡频率与先前的谐振器的振荡频率不同的另一谐振器取代时， 难以把振荡频率和负电阻（振荡容差）保持在标准范围内。即，日本未审专利申请公开 No. 2006-287765公开的晶体振荡电路的芯片存在着该芯片无法采用具有不同特性的各种 晶体谐振器来容易地产生振荡信号的问题。
[0010] 从本发明的说明书和附图的描述，其它问题和新的特征将会是明显的。
[0011] 根据本发明一实施例，一种半导体装置包括：与压电振动器的相应两端连接的第 一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反相 放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端子 与参考电压端子之间的第一电容元件；与第一电容元件串联地设置的第一电阻元件；设置 于第二外部端子与参考电压端子之间的第二电容元件；以及与第二电容元件串联地设置的 第二电阻元件。
[0012] 根据本发明另一实施例，一种半导体装置包括：与压电振动器的相应两端连接的 第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反 相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端 子与参考电压端子之间的第一电容元件；以及设置于第二外部端子与参考电压端子之间的 第二电容元件。该反相放大器包括：输入差分对；向输入差分对供应恒定电流的恒流源电 路；设置为与输入差分对对应的有源负载；彼此并联地设置于输入差分对之一与恒流源电 路之间的第一内部电容元件和第一内部电阻元件；以及彼此并联地设置于输入差分对中的 另一个与恒流源电路之间的第二内部电容元件和第二内部电阻元件。
[0013] 根据本发明另一实施例，一种半导体装置包括：与压电振动器的相应两端连接的 第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反 相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端 子与参考电压端子之间的第一电容元件；以及设置于第二外部端子与参考电压端子之间的 第二电容元件。该反相放大器包括：设置于第一电源端子与输出端子之间的恒流源电路； 设置于输出端子与第二电源端子之间并且根据反相放大器的输入而控制成接通或关断的 开关晶体管；与开关晶体管串联地设置的第一内部电容元件；以及与第一内部电容元件并 联地设置的第一内部电阻元件。
[0014] 根据上述实施例，可以提供能够采用具有不同特性的各种压电振动器容易地产生 振荡信号的半导体装置、振荡电路和信号处理系统。
【专利附图】
【附图说明】
[0015] 上述和其它方面、优点和特征将从下面结合附图对具体实施例的描述变得更加明 显，附图中：
[0016] 图1是示出根据第一实施例的振荡电路的配置示例的图；
[0017] 图2是示出在根据第一实施例的振荡电路中振荡频率与负电阻之间的关系的图；
[0018] 图3是示出根据第一实施例的振荡电路的第一变型例的图；
[0019] 图4是示出包括硅化物阻挡区的M0S晶体管的横截面图；
[0020] 图5是示出根据第一实施例的振荡电路的第二变型例的图；
[0021] 图6是示出根据第一实施例的振荡电路的第三变型例的图；
[0022] 图7是示出根据第一实施例的振荡电路的第四变型例的图；
[0023] 图8是示出图7所示的振荡电路的具体配置示例的图；
[0024] 图9是示出根据第一实施例的振荡电路的第五变型例的图；
[0025] 图10是用于说明根据第一实施例的振荡电路的开关方法的图；
[0026] 图11是示出根据第二实施例的振荡电路的配置示例的图；
[0027] 图12是示出根据第二实施例的振荡电路的第一变型例的图；
[0028] 图13是示出根据第二实施例的振荡电路的第二变型例的图；
[0029] 图14是示出根据第二实施例的振荡电路的第三变型例的图；
[0030] 图15是示出根据第二实施例的振荡电路的第四变型例的图；
[0031] 图16是示出根据第二实施例的振荡电路的第五变型例的图；
[0032] 图17是示出根据第二实施例的振荡电路的第六变型例的图；
[0033] 图18是示出根据第二实施例的振荡电路的第七变型例的图；
[0034] 图19是示出根据第二实施例的振荡电路的第八变型例的图；
[0035] 图20是示出根据第三实施例的信号处理系统的框图；
[0036] 图21是示出根据第三实施例的信号处理系统的操作的时序图；
[0037] 图22是示出根据第三实施例的信号处理系统的操作的时序图；
[0038] 图23是示出晶体振荡电路中的负载电容与振荡特性之间的关系的图；以及
[0039] 图24是示出晶体振荡电路中的振荡频率与负电阻之间的关系的图。
【具体实施方式】
[0040] 〈发明人先前的研究〉
[0041] 在对实施例进行说明之前，先说明本发明的发明人先前进行的一项研究。
[0042] 图23是示出晶体振荡电路中的负载电容与振荡特性之间的关系的图。
[0043] 首先，对于晶体振荡电路而言，需要通过根据晶体谐振器的特性把负载电容增加 到晶体谐振器以确保振荡频率在标准范围内。在图23的例子中，晶体振荡电路把8pF的负 载电容增加到晶体谐振器中，从而确保了位于标准范围内的20MHz的振荡频率。
[0044] 此外，晶体振荡电路需要确保负电阻在标准范围内。换句话说，晶体振荡电路需要 确保约5至20倍的振荡容差。在图23的例子中，对应于8pF的负载电容（20MHz的振荡频 率），晶体振荡电路需要确保200Ω的负电阻。负电阻与振荡频率之间的关系由下面的表达 式⑴表示。
[0045] - R = 6πι/(ω2 . Cg · Cd) · · · (1)
[0046] 注意，_R表示负电阻，Gm表示反相放大器（例如反相器）的增益，ω表示振荡频 率，Cg和Cd表示设置于晶体谐振器的两端的负载电容的值。
[0047] 根据表达式（1)，随着晶体谐振器的振荡频率（ω)的增大，负电阻急剧减小。例 如，当8MHz的晶体谐振器被24MHz的晶体谐振器取代时，负电阻相应地下降至1/9。
[0048] 图24是示出晶体振荡（oscillation)电路中的振荡频率与负电阻之间的关系的 图。如图24所示，当晶体谐振器（resonator)的振荡频率低时，负电阻高，而当晶体谐振器 的振荡频率高时，负电阻低。当晶体谐振器的振荡频率低时，负电阻超过标准范围（规范） 的上限，因此可以出现谐振荡（harmonic oscillation)。另外，当晶体谐振器的振荡频率高 时，负电阻下降到标准范围（规范）的下限以下，因此可能没有振荡。
[0049] 返回参考图23,晶体振荡电路也需要确保激励功率在标准范围以内。
[0050] 在这种方式下，由于晶体振荡电路需要同时满足上述多个要求（至少保持振荡频 率和负电阻在标准范围内），因此一直认为难以采用具有不同特性的各种晶体谐振器来容 易地产生振荡信号。即使在可以调整设置于晶体振荡电路中的反相放大器的增益时，在每 次更换晶体谐振器时也需要精细地调整增益。因此，一直难以采用具有不同特性的各种晶 体谐振器来容易地产生振荡信号。
[0051] 下文中，将参考【专利附图】
【附图说明】本发明的实施例。附图采取简化的形式，且实施例的技术 范围不应解释为受限于附图。相同的元件由相同的附图标记表示，且省略了重复的说明。
[0052] 在下面的实施例中为了方便起见，只要情况需要，本发明就将被分成多个部分或 实施例来进行说明。然而，除非另有特别的规定，否则这些部分或实施例并非彼此互不相 关。一个部分或实施例与其它部分或实施例的一些或全部的修改、应用、细节、补充说明等 有关。当在下面的实施例中提到元件的数目等（包括件数、数值、数量、范围等）时，其数目 不限于特定的数目，而是可以大于或小于或等于特定的数目，除非另外特别地规定而在原 理上被明确地限于特定的数目以外。
[0053] 此外，在下面的实施例中，各部件（包括操作步骤等）并非总是必需的，除非另外 特别地规定而在原理上被认为肯定是必需的。类似地，当在下面的实施例中提到各部件等 的形状、位置关系等时，例如，它们将包括形状等基本接近或相似的情况，除非另外特别地 规定而在原理上没有明确地认为是如此。这也同样适用于上述的数目等（包括件数、数值、 数量、范围等）。
[0054] 〈第一实施例〉
[0055] 图1是示出根据第一实施例的包括半导体芯片的振荡电路的配置示例的图。根据 此实施例的半导体芯片至少包括与设置在压电振动器一端的第一电容元件串联连接的第 一电阻元件和与设置在压电振动器另一端的第二电容元件串联连接的第二电阻元件。利用 这样的配置，根据此实施例的半导体芯片可以采用具有不同特性的各种压电振动器来容易 地产生振荡信号。下面将给出振荡电路的具体说明。
[0056] 图1所示的振荡电路1包括半导体芯片（半导体装置）10和外部连接到半导体芯 片10的振荡器50。在此实施例中，说明了其中振荡器50是晶体谐振器的例子，然而不限于 此。振荡器50可以是不同的压电振荡器，例如陶瓷谐振器。下文中，振荡器50应视为由下 面描述的晶体谐振器50取代。
[0057] 〈晶体谐振器50>
[0058] 当通过半导体芯片10把电压施加到晶体谐振器50上，晶体谐振器50以预定频率 振荡。注意，晶体谐振器50的一端与半导体芯片10的外部端子（第一外部端子）T1相连， 而晶体谐振器50的另一端与半导体芯片10的外部端子（第二外部端子）T2相连。
[0059] 〈半导体芯片10>
[0060] 半导体芯片10通过对晶体谐振器50施加电压来激励和驱动晶体谐振器50。半 导体芯片10包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、多个电阻元件RG0至RGn 和RD0至RDn (η是自然数）、多个开关SWG0至SWGn和SWD0至SWDn、多个电容元件CG0至 CGn和⑶0至⑶η。在此实施例中，将假设η = 1进行说明，除非另有规定。
[0061] 反相放大器11连接在外部端子Τ1和Τ2之间。更具体地，反相放大器11的输入 端子连接至外部端子Τ1，反相放大器11的输出端子连接至外部端子Τ2。反相放大器11使 输入信号的逻辑反相并且输出反相信号。因此，反相放大器11可以认为是反相器。
[0062] 反馈电阻Rf设置于反相放大器11的输出端子与输入端子之间。反馈电阻Rf把 反相放大器11的输出反馈到反相放大器11的输入。
[0063] 阻尼电阻Rd设置于反相放大器11的输出端子与外部端子T2之间。阻尼电阻Rd 限制由反相放大器11输出的振荡信号的幅值。注意，可以不设置阻尼电阻Rd。
[0064] 反相放大器12设置于反相放大器11的输出侧。反相放大器12使反相放大器11 的输出信号的逻辑反相并且向外输出反相信号。因此，反相放大器12可以认为是反相器。 注意，可以不设置反相放大器12。
[0065] 电容兀件（第一电容兀件）CG0设置于提供有参考电压GND的参考电压端子（以 下称为参考电压端子GND)与外部端子T1之间。电阻元件（第一电阻元件）RG0设置于电 容元件CG0与外部端子T1之间并且与电容元件CG0串联。开关（第一开关）SWG0与电容 元件CG0和电阻元件RG0串联设置。
[0066] 电容元件（第二电容元件）⑶0设置于参考电压端子GND与外部端子T2之间。电 阻元件（第二电阻元件）RD0设置于电容元件⑶0与外部端子T2之间并且与电容元件⑶0 串联。开关（第二开关）SWD0与电容元件⑶0和电阻元件RD0串联设置。
[0067] 电容元件（第三电容元件）CG1设置于参考电压端子GND与外部端子T1之间。电 阻元件（第三电阻元件）RG1设置于电容元件CG1与外部端子T1之间并且与电容元件CG1 串联。开关（第三开关）SWG1与电容元件CG1和电阻元件RG1串联设置。
[0068] 电容元件（第四电容元件）⑶1设置于参考电压端子GND与外部端子T2之间。电 阻元件（第四电阻元件）RD1设置于电容元件⑶1与外部端子T2之间并且与电容元件⑶1 串联。开关（第四开关）SWD1与电容元件⑶1和电阻元件RD1串联设置。
[0069] 设置在半导体芯片10内或外的控制单元（图中未示出）将开关SWG0、SWG1、SWD0 和SWD1切换为接通或关断。例如，当开关SWG0和SWD0接通并且开关SWG1和SWD1关断时， 晶体谐振器50上的负载电容减小。另外，当开关SWG0和SWD0接通并且开关SWG1和SWD1 也接通时，晶体谐振器50上的负载电容增大。按照这样的方式，开关SWGO、SWG1、SWD0和 SWD1被控制为接通或关断，从而调整晶体谐振器50上的负载电容。注意，晶体谐振器50上 的负载电容在初始设置时进行调整，然后被固定。
[0070] 当晶体谐振器50的振荡频率高时，由于分别来自电阻元件RG0、RG1、RD0和RD1的 影响，从晶体谐振器50看的电容元件CGO、CGI、CD0和CD1的电容值看起来低于它们的实 际电容值。因此，具有高振荡频率的晶体谐振器50上的负载电容变低。即，具有高振荡频 率的晶体谐振器50的负电阻变高。同时，当晶体谐振器50的振荡频率低时，从晶体谐振器 50看的电容元件CG0、CG1、CD0和CD1的电容值看起来与它们的实际电容值一样高，没有受 到分别来自电阻元件RG0、RG1、RD0和RD1的影响。因此，具有低振荡频率的晶体谐振器50 上的负载电容变高。即，具有低振荡频率的晶体谐振器50上的负电阻变低。
[0071] 图2是示出振荡电路1中的振荡频率与负电阻之间的关系的图。如图2所示，当 晶体谐振器50的振荡频率高时，负电阻减小，但是高于图24所示例子的情形下的负电阻。 此外，当晶体谐振器50的振荡频率低时，负电阻增大，但是低于图24所示例子的情形下的 负电阻。因此，在具有任何振荡频率的晶体谐振器50中，负电阻停留在标准范围（规范） 内。结果，即使在晶体谐振器50被不同的晶体谐振器取代时，根据此实施例的半导体芯片 10也可以容易地产生振荡信号。
[0072] 如上所述，根据此实施例的半导体芯片10至少包括与设置在晶体谐振器50 -端 的电容元件（CGO等）串联连接的电阻元件（RGO等）以及与设置在晶体谐振器50另一端 的电容元件（CD0等）串联连接的电阻元件（RD0等）。因此，根据此实施例的半导体芯片 10可以采用具有不同特性的各种晶体谐振器来容易地产生振荡信号。
[0073] 注意，当晶体谐振器50的振荡频率在8至25MHz的范围时，相应的电阻元件RD0、 RD1、RG0和RG1的电阻值优选在数百Ω至数十kQ的范围。当电阻值太低时，在任何时间 可以从晶体谐振器50看到所有的电容元件，而当电阻值太高时，在任何时间晶体谐振器50 不能看到所有的电容元件。
[0074] 〈振荡电路1的第一变型例〉
[0075] 图3是示出振荡电路la的图，振荡电路la是图1所示的振荡电路1的第一变型 例。图3所不的振荡电路la包括半导体芯片10a和晶体谐振器50。
[0076] 与半导体芯片10相比，半导体芯片10a包括取代开关SWG0和电阻元件RG0的开 关SWGOa、取代开关SWG1和电阻元件RG1的开关SWGla、取代开关SWD0和电阻元件RD0的 开关SWDOa以及取代开关SWD1和电阻元件RD1的开关SWDla。由于半导体芯片10a的电路 配置的其余部分与半导体芯片10类似，所以将省略对其的说明。
[0077] 开关SWG0a、SWGla、SWD0a和SWDla中的每一个都是包括硅化物阻挡区的M0S晶体 管。
[0078] 下文中，将参考图4简要说明包括硅化物阻挡区的M0S晶体管。图4是示出包括 硅化物阻挡区的M0S晶体管的横截面图。如图4所示，在M0S晶体管中，第二导电类型的两 个扩散层设置于第一导电类型的阱上方，此外，多晶硅设置于阱上方，其位于两个扩散层之 间，娃氧化物膜介于讲和多晶娃之间。此外，在两个扩散层的表面之上形成娃化物层。
[0079] 扩散层之一的区域的表面之上没有形成硅化物层的区域应称为硅化物阻挡区。此 硅化物阻挡区具有高电阻值。因此，开关SWGOa、SWGla、SWDOa和SWDla中的硅化物阻挡区 可以分别看作是电阻元件RGO、RG1、RD0和RD1。
[0080] 图3所示的半导体芯片10a可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0081] 〈振荡电路1的第二变型例〉
[0082] 图5是示出振荡电路lb的图，振荡电路lb是图1所示的振荡电路1的第二变型 例。图5所示的振荡电路lb包括半导体芯片10b和晶体谐振器50。
[0083] 半导体芯片10b包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0以及可变电容元件CG和⑶。
[0084] 可变电容元件CG设置于参考电压端子GND与外部端子T1之间。电阻元件RG0设 置于可变电容元件CG与外部端子T1之间，并且与可变电容元件CG串联。可变电容元件CD 设置于参考电压端子GND与外部端子T2之间。电阻元件RD0设置于可变电容元件CD与外 部端子T2之间，并且与可变电容元件⑶串联。由于半导体芯片10b的电路配置的其余部 分与半导体芯片10类似，因此将省略对其的说明。
[0085] 图5所示的半导体芯片10b可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0086] 〈振荡电路1的第三变型例〉
[0087] 图6是不出振荡电路lc的图，振荡电路lc是图1所不的振荡电路1的第二变型 例。图6所不的振荡电路lc包括半导体芯片10c和晶体谐振器50。
[0088] 半导体芯片10c包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0、电容元件CG0和CD0、可变电容元件（第一可变电容元件）CG和可变电容元件（第 二可变电容元件）⑶。
[0089] 可变电容元件CG设置于参考电压端子GND与外部端子T1之间。可变电容元件⑶ 设置于参考电压端子GND与外部端子T2之间。电容元件CD0设置于参考电压端子GND与 外部端子T1之间。电阻元件RG0设置于电容元件CG0与外部端子T1之间，并且与电容元 件CG0串联。电容元件⑶0设置于参考电压端子GND与外部端子T2之间。电阻元件RD0 设置于电容元件⑶〇与外部端子T2之间，并且与电容元件⑶0串联。由于半导体芯片10c 的电路配置的其余部分与半导体芯片10类似，因此将省略对其的说明。
[0090] 在半导体芯片10c中，存在用于调整负载电容的单独路径（在CG和⑶侧的路径）， 并且对于这些路径，由晶体谐振器50看到的电容元件的电容值根据振荡频率（位于CG0和 ⑶0侧的路径）而改变。
[0091] 图6所示的半导体芯片10c可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0092] 〈振荡电路1的第四变型例〉
[0093] 图7是不出振荡电路Id的图，振荡电路Id是图1所不的振荡电路1的第四变型 例。图7所不的振荡电路Id包括半导体芯片10d和晶体谐振器50。
[0094] 与半导体芯片10相比，半导体芯片10d包括取代反相放大器11的反相放大器 lld，其能够改变增益。由于半导体芯片10d的电路配置的其余部分与半导体芯片10类似， 因此将省略对其的说明。
[0095] 图7所示的半导体芯片10d可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点，并且还可以调节增益。
[0096] 图8是示出图7所示的振荡电路Id的具体配置示例的图。在图8所示的振荡电 路Id中，反相放大器lid包括并联连接的多个反相放大电路和与相应的多个反相放大电路 串联连接的多个增益开关。反相放大器lid通过将多个增益开关切换为接通或关断来调节 增益。
[0097] 反相放大器lid内的多个增益开关中的至少任意一个被切换为接通。按照这种方 式，可以防止振荡在切换反相放大器lid的增益时停止。
[0098] 〈振荡电路1的第五变型例〉
[0099] 图9是示出振荡电路le的图，振荡电路le是图1所示的振荡电路1的第五变型 例。图9所不的振荡电路le包括半导体芯片10e和晶体谐振器50。
[0100] 半导体芯片l〇e包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0、以及电容元件CG0和CD0。
[0101] 电容元件CG0设置于参考电压端子GND与外部端子T1之间。电阻元件RG0设置 于电容元件CG0与外部端子T1之间，并且与电容元件CG0串联。电容元件CD0设置于参考 电压端子GND与外部端子T2之间。电阻元件RD0设置于电容元件CD0与外部端子T2之 间，并且与电容元件CD0串联。由于半导体芯片10e的电路配置的其余部分与半导体芯片 10类似，因此将省略对其的说明。
[0102] 当不需要调整晶体谐振器50上的负载电容时，图9所示的半导体芯片10e可以实 现与图1所示的半导体芯片10实现的示范性优点等效的示范性优点。
[0103] 〈振荡电路1的开关方法〉
[0104] 接下来，将参考图10说明振荡电路1的开关方法。图10是用于解释振荡电路1 的开关方法的图。注意，在图10中，将假设η = 2来进行说明。
[0105] 在比开关SWG0至SWG2和SWD0至SWD2中的每个从接通切换为关断的定时更早的 定时，开关SWG0至SWG2和SWD0至SWD2中的每个从关断切换为接通。当状态从开关SWG0、 SWDO、SWG1和SWD1接通且开关SWG2和SWD2关断的状态改变为开关SWGO、SWDO、SWG2和 SWD2接通且开关SWG1和SWD1关断的状态时，在开关SWG2和SWD2从关断切换为接通之后， 开关SWG1和SWD1从接通切换为关断。按照这种方式，可以防止切换开关时负载电容变得 极低且防止振荡停止。
[0106] 注意，上述多个配置示例和开关方法适当时可以加以组合。
[0107] 〈第二实施例〉
[0108] 图11是示出根据第二实施例的包括半导体芯片的振荡电路的配置示例的图。根 据此实施例的半导体芯片包括反相放大器，该反相放大器的增益根据振荡频率而变化。因 此，根据此实施例的半导体芯片可以采用具有不同特性的各种压电振动器来容易地产生振 荡信号。下面将详细说明根据此实施例的振荡电路。
[0109] 图11所示的振荡电路2包括半导体芯片（半导体装置）20和外部连接到半导体 芯片20的振荡器50。此实施例中，说明了其中振荡器50是晶体谐振器的例子，然而不限于 此。振荡器50可以是不同的压电振荡器，例如陶瓷谐振器。下文中，振荡器50应视为由下 面描述的晶体谐振器50取代。
[0110] 半导体芯片20包括反相放大器21、反馈电阻Rf、阻尼电阻Rd以及可变电容元件 CG 和 CD。
[0111] 反相放大器21连接在外部端子T1和T2之间。更具体地，反相放大器21的输入 端子连接到外部端子T1，反相放大器21的输出端子连接到外部端子T2。反馈电阻Rf设置 于反相放大器21的输出端子与输入端子之间。阻尼电阻Rd设置于反相放大器21的输出 端子与外部端子T2之间。注意，可以不设置阻尼电阻Rd。可变电容元件CG设置于参考电 压端子GND与外部端子T1之间。可变电容元件CD设置于参考电压端子GND与外部端子T2 之间。
[0112] 反相放大器21包括：晶体管MP1UMP12、丽11、丽12、丽13,电阻元件（第一内部 电阻元件）R11，电阻元件（第二内部电阻元件）R12,电容元件（第一内部电容元件）C11和 电容元件（第二内部电容元件）C12。在此实施例中，说明了其中晶体管MP11和MP12为P 沟道M0S晶体管并且晶体管丽11、丽12和丽13为N沟道M0S晶体管的例子。
[0113] 晶体管MP11和MP12构成输入差分对。晶体管丽11和丽12构成设置为对应于输 入差分对的有源负载。晶体管MN13构成向输入差分对提供恒定电流的恒流源电路。
[0114] 此外，电阻元件R11和电容元件C11彼此并联地连接在晶体管丽11的源极与晶体 管丽13的漏极之间。电阻元件R12和电容元件C12彼此并联地连接在晶体管丽12的源极 与晶体管丽13的漏极之间。
[0115] 当晶体谐振器50的振荡频率高时，电容元件C11和C12的影响会变得大于电阻元 件R11和R12的影响，从而提高反相放大器21的增益。于是，具有高振荡频率的晶体谐振 器50的负电阻将变高。同时，当晶体谐振器50的振荡频率低时，电阻元件R11和R12的影 响会变得大于电容元件C11和C12的影响，从而降低反相放大器21的增益。于是，具有低 振荡频率的晶体谐振器50的负电阻将变低。因此，在具有任意振荡频率的晶体谐振器50 中，负电阻停留在标准范围（规范）内。结果，即使在晶体谐振器50被不同的晶体谐振器 取代时，根据此实施例的半导体芯片20也可以容易地产生振荡信号。
[0116] 如上所述，根据此实施例的半导体芯片20包括反相放大器21，反相放大器21的增 益根据振荡频率而变化。因此，根据此实施例的半导体芯片20可以采用具有不同特性的各 种压电振动器来容易地产生振荡信号。
[0117] 〈振荡电路2的第一变型例〉
[0118] 图12是不出振荡电路2a的图，振荡电路2a是图11所不的振荡电路2的第一变 型例。图12所示的振荡电路2a包括半导体芯片20a和晶体谐振器50。
[0119] 与半导体芯片20相比，半导体芯片20a包括取代反相放大器21的反相放大器 21a。由于半导体芯片20a的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0120] 反相放大器21a是所谓的反相器，并且包括晶体管MP21和MN21、电阻元件R21和 R22、以及电容元件C21和C22。在此实施例中，说明了其中晶体管MP21为P沟道M0S晶体 管并且晶体管丽21为N沟道M0S晶体管的例子。
[0121] 晶体管MP21设置于供应有电源电压VDD的电源电压端子（第一电源端子，下文称 为电源电压端子VDD)和反相放大器21a的输出端子之间。此外，晶体管MP21根据输入信 号切换为接通或关断。晶体管MN21设置于参考电压端子（第二电源端子）GND与反相放大 器21a的输出端子之间。此外，晶体管MN21根据输入信号切换为接通或关断。
[0122] 此外，电阻元件R21和电容元件C21彼此并联地设置于电源电压端子VDD与晶体 管MP21的源极之间。电阻元件R22和电容元件C22彼此并联地设置于参考电压端子GND 与晶体管丽21的源极之间。
[0123] 图12所示的半导体芯片20a可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。
[0124] 〈振荡电路2的第二变型例〉
[0125] 图13是示出振荡电路2b的图，振荡电路2b是图11所示的振荡电路2的第二变 型例。图13所示的振荡电路2b包括半导体芯片20b和晶体谐振器50。
[0126] 与半导体芯片20相比，半导体芯片20b包括取代反相放大器21的反相放大器 21b。由于半导体芯片20b的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0127] 在电阻元件R21和电容元件C21的设置位置以及电阻元件R22和电容元件C22的 设置位置方面，反相放大器21b不同于反相放大器21a。具体地，电阻元件R21和电容元件 C21彼此并联地设置于晶体管MP21的漏极与反相放大器21b的输出端子之间。电阻元件 R22和电容元件C22彼此并联地设置于晶体管MN21的漏极与反相放大器21b的输出端子之 间。
[0128] 图13所示的半导体芯片20b可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。
[0129] 〈振荡电路2的第三变型例〉
[0130] 图14是不出振荡电路2c的图，振荡电路2c是图11所不的振荡电路2的第二变 型例。图14所不的振荡电路2c包括半导体芯片20c和晶体谐振器50。
[0131] 与半导体芯片20相比，半导体芯片20c包括取代反相放大器21的反相放大器 21c。由于半导体芯片20c的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0132] 反相放大器21c包括晶体管（恒流源电路）MP21、晶体管（开关晶体管）MN21、电 阻元件（第二内部电阻元件）R21、电阻元件（第一内部电阻元件）R22、电容元件（第二内 部电容元件）C21和电容元件（第一内部电容元件）C22。
[0133] 与反相放大器21a相比，在反相放大器21c中，晶体管MP21的栅极被供应有恒定 电流，而非反相放大器21c的输入信号。S卩，晶体管MP21作为恒流源电路工作。
[0134] 图14所示的半导体芯片20c可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0135] 〈振荡电路2的第四变型例〉
[0136] 图15是不出振荡电路2d的图，振荡电路2d是图11所不的振荡电路2的第四变 型例。图15所示的振荡电路2d包括半导体芯片20d和晶体谐振器50。
[0137] 与半导体芯片20相比，半导体芯片20d包括取代反相放大器21的反相放大器 21d。由于半导体芯片20d的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0138] 反相放大器21d包括晶体管MP21、晶体管MN21、电阻元件R21和R22、以及电容元 件 C21 和 C22。
[0139] 与反相放大器21b相比，在反相放大器21d中，晶体管MP21的栅极被供应有恒定 电流，而非反相放大器21d的输入信号。S卩，晶体管MP21作为恒流源电路工作。
[0140] 图15所示的半导体芯片20d可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0141] 〈振荡电路2的第五变型例〉
[0142] 图16是示出振荡电路2e的图，振荡电路2e是图11所示的振荡电路2的第五变 型例。图16所示的振荡电路2e包括半导体芯片20e和晶体谐振器50。
[0143] 与半导体芯片20相比，半导体芯片20e包括取代反相放大器21的反相放大器 21e。由于半导体芯片20e的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0144] 反相放大器21e与反相放大器21c的不同之处在于，反相放大器21e不包括电阻 元件R21和电容元件C21。
[0145] 图16所示的半导体芯片20e可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0146] 〈振荡电路2的第六变型例〉
[0147] 图17是示出振荡电路2f的图，振荡电路2f是图11所示的振荡电路2的第六变 型例。图17所示的振荡电路2f包括半导体芯片20f和晶体谐振器50。
[0148] 与半导体芯片20相比，半导体芯片20f包括取代反相放大器21的反相放大器 21f。由于半导体芯片20f的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0149] 反相放大器21f与反相放大器21d的不同之处在于，反相放大器21f不包括电阻 元件R21和电容元件C21。
[0150] 图17所示的半导体芯片20f可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0151] 〈振荡电路2的第七变型例〉
[0152] 图18是示出振荡电路2g的图，振荡电路2g是图11所示的振荡电路2的第七变 型例。图18所示的振荡电路2g包括半导体芯片20g和晶体谐振器50。
[0153] 与半导体芯片20相比，半导体芯片20g包括彼此并联地设置的多个反相放大器21 和分别与多个反相放大器21串联连接的多个增益开关SW。由于半导体芯片20g的电路配 置的其余部分与半导体芯片20类似，因此将省略对其的说明。
[0154] 图18所示的半导体芯片20g可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点，并且还可以调节增益。注意，多个增益开关SW中的至少一个切 换为接通。按照这样的方式，可以防止在切换增益时振荡停止。
[0155] 〈振荡电路2的第八变型例〉
[0156] 图19是示出振荡电路2h的图，振荡电路2h是图11所示的振荡电路2的第八变 型例。图19所示的振荡电路2h包括半导体芯片20h和晶体谐振器50。
[0157] 与半导体芯片20相比，半导体芯片20h包括取代可变电容元件CG和⑶的电容元 件CG0和⑶0。由于半导体芯片20h的电路配置的其余部分与半导体芯片20类似，因此将 省略对其的说明。
[0158] 当不需要调节晶体谐振器50上的负载电容时，图19所示的半导体芯片20h可以 实现与图11所示的半导体芯片20实现的示范性优点等效的示范性优点。
[0159] 注意，上述多个配置示例适当时可以组合实施。此外，上述多个配置示例可以与第 一实施例的配置组合实施。
[0160] 〈第三实施例〉
[0161] 图20是示出根据第三实施例的信号处理系统的配置示例的图。在图20的例子 中，图1所示的振荡电路1被包含在信号处理系统中。下面将给出对信号处理系统的具体 说明。
[0162] 图20所示的信号处理系统100包括振荡电路1、噪声滤波器103、系统控制器（控 制单元）101以及寄存器102。振荡电路1产生振荡信号并且输出振荡信号作为时钟信号 CLK。噪声滤波器103去除时钟信号CLK的噪声。系统控制器101与时钟信号CLK同步并且 控制各种处理的执行。此外，系统控制器101与谐波时钟信号CLK或具有预定频率的时钟 信号CLK同步并且控制微调信号（trimming signal)。具体地，在启动时，系统控制器101 与谐波时钟信号CLK或具有预定频率的时钟信号CLK同步，并且激活微调信号。寄存器102 存储例如振荡电路1中设置的开关的通/断开关信息等，作为模式设置信息（配置信息）。 当激活微调信号时，寄存器102把模式设置信息输出到振荡电路1。在这种方式下，振荡电 路1可以产生具有预定振荡频率的振荡信号。
[0163] 图21是示出在启动时产生具有预定频率的振荡信号时信号处理系统100的操作 的时序图。图22是示出在启动时产生谐波振荡信号时信号处理系统的操作的时序图。
[0164] 如图21所示，当在启动时产生具有预定频率的振荡信号时，系统控制器101与具 有预定频率的时钟信号CLK同步并且激活微调信号。当微调信号被激活时，寄存器102把 模式设置信息输出到振荡电路1。然后，振荡电路1继续产生具有预定频率的振荡信号。
[0165] 此外，如图22所示，当在启动时产生谐波振荡信号时，系统控制器101与谐波时钟 信号同步并且激活微调信号。当微调信号被激活时，寄存器102把模式设置信息输出到振 荡电路1。在这种方式下，振荡电路1可以产生具有预定频率的振荡信号。
[0166] 如至此所描述的，即使在振荡电路于启动时产生谐波振荡信号时，此实施例的信 号处理系统100也可以在此之后稳定地操作振荡电路。
[0167] 在此实施例中，尽管说明了其中振荡电路1包括在信号处理系统100中的例子，但 是不限于此。在信号处理系统100中可以包含根据第一或第二实施例的振荡电路、或者能 够改变负载电容的电容值和反相放大器的增益的一般振荡电路。
[0168] 尽管已经基于实施例详细说明了发明人做出的发明，但是本发明不限于上述实施 例，显然的是，可以在不脱离本发明的范围的情况下做出各种修改。
[0169] 例如，在上述实施例中，半导体基板、半导体层和扩散层（扩散区）的导电类型（p 或η型）可以是相反的情形。因此，当导电类型（其为η和p型）之一被视为第一导电类型 且另一导电类型被视为第二导电类型时，第一导电类型可以是Ρ型，第二导电类型可以是η 型。相反，第一导电类型可以是η型，第二导电类型可以是ρ型。
[0170] 本领域普通技术人员在需要时可以组合第一至第三实施例。
[0171] 尽管已经用若干实施例描述了本发明，但是本领域技术人员会认识到，在所附权 利要求的精神和范围内，本发明实施时可以有各种修改，并且本发明不限于上述例子。
[0172] 此外，权利要求的范围不受上述实施例的限制。
[0173] 此外需要说明的是， 申请人:的意图是要涵盖所有要求保护的元件的等价物，即使 所述元件后面在申请期间被修改过。
【权利要求】
1. 一种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件； 与所述第一电容元件串联地设置的第一电阻元件； 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件；以及 与所述第二电容元件串联地设置的第二电阻元件。
2. 根据权利要求1的半导体装置，其中，所述第一和第二电容元件中的每一个都是可 变电容元件。
3. 根据权利要求1的半导体装置，还包括： 与所述第一电容元件和所述第一电阻元件并联地设置的第一可变电容元件；以及 与所述第二电容元件和所述第二电阻元件并联地设置的第二可变电容元件。
4. 根据权利要求1的半导体装置，还包括： 与所述第一电容元件和所述第一电阻元件串联地设置的第一开关； 与所述第二电容元件和所述第二电阻元件串联地设置的第二开关； 设置于所述第一外部端子与所述参考电压端子之间的第三电容元件； 与所述第三电容元件串联地设置的第三电阻元件和第三开关； 设置于所述第二外部端子与所述参考电压端子之间的第四电容元件；以及 与所述第四电容元件串联地设置的第四电阻元件和第四开关。
5. 根据权利要求4的半导体装置，其中，所述第一至第四开关中的每一个在比所述第 一至第四开关中的每一个从接通切换至关断的定时更早的定时从关断切换至接通。
6. 根据权利要求4的半导体装置，其中 所述第一至第四开关中的全部都是MOS晶体管，且 所述第一至第四电阻元件中的每一个由硅化物阻挡区形成，在所述硅化物阻挡区中， 在所述第一至第四开关的每个开关中的扩散层的表面之上没有形成硅化物层。
7. 根据权利要求4的半导体装置，其中，所述反相放大器是能够改变增益的可变增益 放大器。
8. 根据权利要求7的半导体装置，其中，所述反相放大器包括： 彼此并联连接的多个反相放大电路；以及 与相应的反相放大电路串联连接的多个增益开关。
9. 根据权利要求8的半导体装置，其中，所述多个增益开关中的至少一个被接通。
10. -种振荡电路，包括： 根据权利要求4的半导体装置；以及 连接在所述第一和第二外部端子之间的压电振动器。
11. 一种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于所述第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件；以及 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件， 其中，该反相放大器包括： 输入差分对； 向所述输入差分对供应恒定电流的恒流源电路； 设置为对应于所述输入差分对的有源负载； 彼此并联地设置于所述输入差分对之一与所述恒流源电路之间的第一内部电容元件 和第一内部电阻元件；以及 彼此并联地设置于所述输入差分对中的另一个与所述恒流源电路之间的第二内部电 容元件和第二内部电阻元件。
12. 根据权利要求11的半导体装置，其中，所述第一和第二电容元件中的每一个都是 可变电容元件。
13. 根据权利要求12的半导体装置，还包括： 彼此并联地设置的多个所述反相放大器；以及 与相应的多个所述反相放大器串联连接的多个增益开关。
14. 根据权利要求13的半导体装置，其中，所述多个增益开关中的至少一个被接通。
15. -种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于所述第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件；以及 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件， 其中，所述反相放大器包括： 设置于第一电源端子与输出端子之间的恒流源电路； 设置于所述输出端子与第二电源端子之间并且根据所述反相放大器的输入而控制成 接通或关断的开关晶体管； 与所述开关晶体管串联设置的第一内部电容元件；以及 与所述第一内部电容元件并联设置的第一内部电阻元件。
16. 根据权利要求15的半导体装置，还包括： 与所述恒流源电路串联设置的第二内部电容元件；以及 与所述第二内部电容元件并联设置的第二内部电阻元件。
17. 根据权利要求15的半导体装置，其中，所述第一和第二电容元件中的每一个都是 可变电容元件。
18. 根据权利要求17的半导体装置，还包括： 彼此并联设置的多个所述反相放大器；以及 与相应的多个所述反相放大器串联连接的多个增益开关。
19. 根据权利要求18的半导体装置，其中，所述多个增益开关中的至少一个被接通。
20. -种信号处理系统，包括： 振荡电路，包括： 根据权利要求4的半导体装置； 连接在所述第一和第二外部端子之间的压电振动器； 寄存器，存储设置在所述振荡电路中的所述第一至第四开关的通/断开关信息；以及 控制单元，根据从所述振荡电路输出的谐波振荡信号把存储到所述寄存器的所述通/ 断开关信息输出至所述振荡电路。
【文档编号】H03B5/32GK104124920SQ201410166667
【公开日】2014年10月29日 申请日期:2014年4月24日 优先权日:2013年4月24日
【发明者】小泽治, 西冈草志郎 申请人:瑞萨电子株式会社
【专利摘要】一种半导体装置，包括：与压电振动器的相应两端连接的第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端子与参考电压端子之间的第一电容元件；与第一电容元件串联地设置的第一电阻元件；设置于第二外部端子与参考电压端子之间的第二电容元件；以及与第二电容元件串联地设置的第二电阻元件。
【专利说明】半导体装置、振荡电路和信号处理系统
[0001] 相关申请的交叉引用
[0002] 本申请基于2013年4月24日提交的日本专利申请No. 2013-091368并且要求其 优先权的权益，该申请的公开内容通过引用整体合并于此。
【技术领域】
[0003] 本发明涉及半导体装置、振荡电路和信号处理系统。
【背景技术】
[0004] 存在具有不同振荡频率和负载电容值的各种晶体谐振器。在由晶体谐振器和半导 体芯片组成的振荡电路中，迄今已根据晶体谐振器的负载电容值和振荡频率来特别地设计 半导体芯片。因此，振荡电路中的半导体芯片不能采用与最初提供的晶体振荡器不同的晶 体振荡器来产生振荡信号。
[0005] 在日本未审专利申请公开No. H01-317004和日本未审专利申请公开 No. 2006-287765中公开了相关技术。
[0006] 日本未审专利申请公开NO.H01-317004公开了一种包括开关电容器电路的振荡 电路，该开关电容器电路配置成包括由电容和开关组成的多个串联电路和由电容、电阻和 开关组成的至少一个串联电路，其中由电容和开关组成的多个串联电路和由电容、电阻和 开关组成的至少一个串联电路彼此并联连接。利用这样的配置，振荡电路可以高精度地对 温度进行补偿。
[0007] 日本未审专利申请公开No. 2006-287765公开了包括反相器的晶体谐振器，其能 够改变反相器的大小。
【发明内容】
[0008] 在日本未审专利申请公开No.HOl-317004中公开的数字温度补偿式晶体振荡电 路的目的是补偿温度，开关电容器电路仅设置于晶体谐振器的一侧。因此，在日本未审专利 申请公开No. H01-317004公开的数字温度补偿式晶体振荡电路中，当晶体谐振器被振荡频 率与先前的谐振器的振荡频率不同的另一谐振器取代时，难以把振荡频率和负电阻（振荡 容差）保持在标准范围内。S卩，日本未审专利申请公开No. H01-317004公开的数字温度补 偿式晶体振荡电路的芯片存在着该芯片无法采用具有不同特性的各种晶体谐振器来容易 地产生振荡信号的问题。
[0009] 日本未审专利申请公开No. 2006-287765公开的晶体振荡电路无法调整晶体谐 振器上的负载电容。因此，在日本未审专利申请公开No. 2006-287765公开的晶体振荡电 路中，当晶体谐振器被振荡频率与先前的谐振器的振荡频率不同的另一谐振器取代时， 难以把振荡频率和负电阻（振荡容差）保持在标准范围内。即，日本未审专利申请公开 No. 2006-287765公开的晶体振荡电路的芯片存在着该芯片无法采用具有不同特性的各种 晶体谐振器来容易地产生振荡信号的问题。
[0010] 从本发明的说明书和附图的描述，其它问题和新的特征将会是明显的。
[0011] 根据本发明一实施例，一种半导体装置包括：与压电振动器的相应两端连接的第 一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反相 放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端子 与参考电压端子之间的第一电容元件；与第一电容元件串联地设置的第一电阻元件；设置 于第二外部端子与参考电压端子之间的第二电容元件；以及与第二电容元件串联地设置的 第二电阻元件。
[0012] 根据本发明另一实施例，一种半导体装置包括：与压电振动器的相应两端连接的 第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反 相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端 子与参考电压端子之间的第一电容元件；以及设置于第二外部端子与参考电压端子之间的 第二电容元件。该反相放大器包括：输入差分对；向输入差分对供应恒定电流的恒流源电 路；设置为与输入差分对对应的有源负载；彼此并联地设置于输入差分对之一与恒流源电 路之间的第一内部电容元件和第一内部电阻元件；以及彼此并联地设置于输入差分对中的 另一个与恒流源电路之间的第二内部电容元件和第二内部电阻元件。
[0013] 根据本发明另一实施例，一种半导体装置包括：与压电振动器的相应两端连接的 第一和第二外部端子，其中压电振动器设置于外部；设置于第一和第二外部端子之间的反 相放大器；把反相放大器的输出反馈到反相放大器的输入的反馈电阻；设置于第一外部端 子与参考电压端子之间的第一电容元件；以及设置于第二外部端子与参考电压端子之间的 第二电容元件。该反相放大器包括：设置于第一电源端子与输出端子之间的恒流源电路； 设置于输出端子与第二电源端子之间并且根据反相放大器的输入而控制成接通或关断的 开关晶体管；与开关晶体管串联地设置的第一内部电容元件；以及与第一内部电容元件并 联地设置的第一内部电阻元件。
[0014] 根据上述实施例，可以提供能够采用具有不同特性的各种压电振动器容易地产生 振荡信号的半导体装置、振荡电路和信号处理系统。
【专利附图】
【附图说明】
[0015] 上述和其它方面、优点和特征将从下面结合附图对具体实施例的描述变得更加明 显，附图中：
[0016] 图1是示出根据第一实施例的振荡电路的配置示例的图；
[0017] 图2是示出在根据第一实施例的振荡电路中振荡频率与负电阻之间的关系的图；
[0018] 图3是示出根据第一实施例的振荡电路的第一变型例的图；
[0019] 图4是示出包括硅化物阻挡区的M0S晶体管的横截面图；
[0020] 图5是示出根据第一实施例的振荡电路的第二变型例的图；
[0021] 图6是示出根据第一实施例的振荡电路的第三变型例的图；
[0022] 图7是示出根据第一实施例的振荡电路的第四变型例的图；
[0023] 图8是示出图7所示的振荡电路的具体配置示例的图；
[0024] 图9是示出根据第一实施例的振荡电路的第五变型例的图；
[0025] 图10是用于说明根据第一实施例的振荡电路的开关方法的图；
[0026] 图11是示出根据第二实施例的振荡电路的配置示例的图；
[0027] 图12是示出根据第二实施例的振荡电路的第一变型例的图；
[0028] 图13是示出根据第二实施例的振荡电路的第二变型例的图；
[0029] 图14是示出根据第二实施例的振荡电路的第三变型例的图；
[0030] 图15是示出根据第二实施例的振荡电路的第四变型例的图；
[0031] 图16是示出根据第二实施例的振荡电路的第五变型例的图；
[0032] 图17是示出根据第二实施例的振荡电路的第六变型例的图；
[0033] 图18是示出根据第二实施例的振荡电路的第七变型例的图；
[0034] 图19是示出根据第二实施例的振荡电路的第八变型例的图；
[0035] 图20是示出根据第三实施例的信号处理系统的框图；
[0036] 图21是示出根据第三实施例的信号处理系统的操作的时序图；
[0037] 图22是示出根据第三实施例的信号处理系统的操作的时序图；
[0038] 图23是示出晶体振荡电路中的负载电容与振荡特性之间的关系的图；以及
[0039] 图24是示出晶体振荡电路中的振荡频率与负电阻之间的关系的图。
【具体实施方式】
[0040] 〈发明人先前的研究〉
[0041] 在对实施例进行说明之前，先说明本发明的发明人先前进行的一项研究。
[0042] 图23是示出晶体振荡电路中的负载电容与振荡特性之间的关系的图。
[0043] 首先，对于晶体振荡电路而言，需要通过根据晶体谐振器的特性把负载电容增加 到晶体谐振器以确保振荡频率在标准范围内。在图23的例子中，晶体振荡电路把8pF的负 载电容增加到晶体谐振器中，从而确保了位于标准范围内的20MHz的振荡频率。
[0044] 此外，晶体振荡电路需要确保负电阻在标准范围内。换句话说，晶体振荡电路需要 确保约5至20倍的振荡容差。在图23的例子中，对应于8pF的负载电容（20MHz的振荡频 率），晶体振荡电路需要确保200Ω的负电阻。负电阻与振荡频率之间的关系由下面的表达 式⑴表示。
[0045] - R = 6πι/(ω2 . Cg · Cd) · · · (1)
[0046] 注意，_R表示负电阻，Gm表示反相放大器（例如反相器）的增益，ω表示振荡频 率，Cg和Cd表示设置于晶体谐振器的两端的负载电容的值。
[0047] 根据表达式（1)，随着晶体谐振器的振荡频率（ω)的增大，负电阻急剧减小。例 如，当8MHz的晶体谐振器被24MHz的晶体谐振器取代时，负电阻相应地下降至1/9。
[0048] 图24是示出晶体振荡（oscillation)电路中的振荡频率与负电阻之间的关系的 图。如图24所示，当晶体谐振器（resonator)的振荡频率低时，负电阻高，而当晶体谐振器 的振荡频率高时，负电阻低。当晶体谐振器的振荡频率低时，负电阻超过标准范围（规范） 的上限，因此可以出现谐振荡（harmonic oscillation)。另外，当晶体谐振器的振荡频率高 时，负电阻下降到标准范围（规范）的下限以下，因此可能没有振荡。
[0049] 返回参考图23,晶体振荡电路也需要确保激励功率在标准范围以内。
[0050] 在这种方式下，由于晶体振荡电路需要同时满足上述多个要求（至少保持振荡频 率和负电阻在标准范围内），因此一直认为难以采用具有不同特性的各种晶体谐振器来容 易地产生振荡信号。即使在可以调整设置于晶体振荡电路中的反相放大器的增益时，在每 次更换晶体谐振器时也需要精细地调整增益。因此，一直难以采用具有不同特性的各种晶 体谐振器来容易地产生振荡信号。
[0051] 下文中，将参考【专利附图】
【附图说明】本发明的实施例。附图采取简化的形式，且实施例的技术 范围不应解释为受限于附图。相同的元件由相同的附图标记表示，且省略了重复的说明。
[0052] 在下面的实施例中为了方便起见，只要情况需要，本发明就将被分成多个部分或 实施例来进行说明。然而，除非另有特别的规定，否则这些部分或实施例并非彼此互不相 关。一个部分或实施例与其它部分或实施例的一些或全部的修改、应用、细节、补充说明等 有关。当在下面的实施例中提到元件的数目等（包括件数、数值、数量、范围等）时，其数目 不限于特定的数目，而是可以大于或小于或等于特定的数目，除非另外特别地规定而在原 理上被明确地限于特定的数目以外。
[0053] 此外，在下面的实施例中，各部件（包括操作步骤等）并非总是必需的，除非另外 特别地规定而在原理上被认为肯定是必需的。类似地，当在下面的实施例中提到各部件等 的形状、位置关系等时，例如，它们将包括形状等基本接近或相似的情况，除非另外特别地 规定而在原理上没有明确地认为是如此。这也同样适用于上述的数目等（包括件数、数值、 数量、范围等）。
[0054] 〈第一实施例〉
[0055] 图1是示出根据第一实施例的包括半导体芯片的振荡电路的配置示例的图。根据 此实施例的半导体芯片至少包括与设置在压电振动器一端的第一电容元件串联连接的第 一电阻元件和与设置在压电振动器另一端的第二电容元件串联连接的第二电阻元件。利用 这样的配置，根据此实施例的半导体芯片可以采用具有不同特性的各种压电振动器来容易 地产生振荡信号。下面将给出振荡电路的具体说明。
[0056] 图1所示的振荡电路1包括半导体芯片（半导体装置）10和外部连接到半导体芯 片10的振荡器50。在此实施例中，说明了其中振荡器50是晶体谐振器的例子，然而不限于 此。振荡器50可以是不同的压电振荡器，例如陶瓷谐振器。下文中，振荡器50应视为由下 面描述的晶体谐振器50取代。
[0057] 〈晶体谐振器50>
[0058] 当通过半导体芯片10把电压施加到晶体谐振器50上，晶体谐振器50以预定频率 振荡。注意，晶体谐振器50的一端与半导体芯片10的外部端子（第一外部端子）T1相连， 而晶体谐振器50的另一端与半导体芯片10的外部端子（第二外部端子）T2相连。
[0059] 〈半导体芯片10>
[0060] 半导体芯片10通过对晶体谐振器50施加电压来激励和驱动晶体谐振器50。半 导体芯片10包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、多个电阻元件RG0至RGn 和RD0至RDn (η是自然数）、多个开关SWG0至SWGn和SWD0至SWDn、多个电容元件CG0至 CGn和⑶0至⑶η。在此实施例中，将假设η = 1进行说明，除非另有规定。
[0061] 反相放大器11连接在外部端子Τ1和Τ2之间。更具体地，反相放大器11的输入 端子连接至外部端子Τ1，反相放大器11的输出端子连接至外部端子Τ2。反相放大器11使 输入信号的逻辑反相并且输出反相信号。因此，反相放大器11可以认为是反相器。
[0062] 反馈电阻Rf设置于反相放大器11的输出端子与输入端子之间。反馈电阻Rf把 反相放大器11的输出反馈到反相放大器11的输入。
[0063] 阻尼电阻Rd设置于反相放大器11的输出端子与外部端子T2之间。阻尼电阻Rd 限制由反相放大器11输出的振荡信号的幅值。注意，可以不设置阻尼电阻Rd。
[0064] 反相放大器12设置于反相放大器11的输出侧。反相放大器12使反相放大器11 的输出信号的逻辑反相并且向外输出反相信号。因此，反相放大器12可以认为是反相器。 注意，可以不设置反相放大器12。
[0065] 电容兀件（第一电容兀件）CG0设置于提供有参考电压GND的参考电压端子（以 下称为参考电压端子GND)与外部端子T1之间。电阻元件（第一电阻元件）RG0设置于电 容元件CG0与外部端子T1之间并且与电容元件CG0串联。开关（第一开关）SWG0与电容 元件CG0和电阻元件RG0串联设置。
[0066] 电容元件（第二电容元件）⑶0设置于参考电压端子GND与外部端子T2之间。电 阻元件（第二电阻元件）RD0设置于电容元件⑶0与外部端子T2之间并且与电容元件⑶0 串联。开关（第二开关）SWD0与电容元件⑶0和电阻元件RD0串联设置。
[0067] 电容元件（第三电容元件）CG1设置于参考电压端子GND与外部端子T1之间。电 阻元件（第三电阻元件）RG1设置于电容元件CG1与外部端子T1之间并且与电容元件CG1 串联。开关（第三开关）SWG1与电容元件CG1和电阻元件RG1串联设置。
[0068] 电容元件（第四电容元件）⑶1设置于参考电压端子GND与外部端子T2之间。电 阻元件（第四电阻元件）RD1设置于电容元件⑶1与外部端子T2之间并且与电容元件⑶1 串联。开关（第四开关）SWD1与电容元件⑶1和电阻元件RD1串联设置。
[0069] 设置在半导体芯片10内或外的控制单元（图中未示出）将开关SWG0、SWG1、SWD0 和SWD1切换为接通或关断。例如，当开关SWG0和SWD0接通并且开关SWG1和SWD1关断时， 晶体谐振器50上的负载电容减小。另外，当开关SWG0和SWD0接通并且开关SWG1和SWD1 也接通时，晶体谐振器50上的负载电容增大。按照这样的方式，开关SWGO、SWG1、SWD0和 SWD1被控制为接通或关断，从而调整晶体谐振器50上的负载电容。注意，晶体谐振器50上 的负载电容在初始设置时进行调整，然后被固定。
[0070] 当晶体谐振器50的振荡频率高时，由于分别来自电阻元件RG0、RG1、RD0和RD1的 影响，从晶体谐振器50看的电容元件CGO、CGI、CD0和CD1的电容值看起来低于它们的实 际电容值。因此，具有高振荡频率的晶体谐振器50上的负载电容变低。即，具有高振荡频 率的晶体谐振器50的负电阻变高。同时，当晶体谐振器50的振荡频率低时，从晶体谐振器 50看的电容元件CG0、CG1、CD0和CD1的电容值看起来与它们的实际电容值一样高，没有受 到分别来自电阻元件RG0、RG1、RD0和RD1的影响。因此，具有低振荡频率的晶体谐振器50 上的负载电容变高。即，具有低振荡频率的晶体谐振器50上的负电阻变低。
[0071] 图2是示出振荡电路1中的振荡频率与负电阻之间的关系的图。如图2所示，当 晶体谐振器50的振荡频率高时，负电阻减小，但是高于图24所示例子的情形下的负电阻。 此外，当晶体谐振器50的振荡频率低时，负电阻增大，但是低于图24所示例子的情形下的 负电阻。因此，在具有任何振荡频率的晶体谐振器50中，负电阻停留在标准范围（规范） 内。结果，即使在晶体谐振器50被不同的晶体谐振器取代时，根据此实施例的半导体芯片 10也可以容易地产生振荡信号。
[0072] 如上所述，根据此实施例的半导体芯片10至少包括与设置在晶体谐振器50 -端 的电容元件（CGO等）串联连接的电阻元件（RGO等）以及与设置在晶体谐振器50另一端 的电容元件（CD0等）串联连接的电阻元件（RD0等）。因此，根据此实施例的半导体芯片 10可以采用具有不同特性的各种晶体谐振器来容易地产生振荡信号。
[0073] 注意，当晶体谐振器50的振荡频率在8至25MHz的范围时，相应的电阻元件RD0、 RD1、RG0和RG1的电阻值优选在数百Ω至数十kQ的范围。当电阻值太低时，在任何时间 可以从晶体谐振器50看到所有的电容元件，而当电阻值太高时，在任何时间晶体谐振器50 不能看到所有的电容元件。
[0074] 〈振荡电路1的第一变型例〉
[0075] 图3是示出振荡电路la的图，振荡电路la是图1所示的振荡电路1的第一变型 例。图3所不的振荡电路la包括半导体芯片10a和晶体谐振器50。
[0076] 与半导体芯片10相比，半导体芯片10a包括取代开关SWG0和电阻元件RG0的开 关SWGOa、取代开关SWG1和电阻元件RG1的开关SWGla、取代开关SWD0和电阻元件RD0的 开关SWDOa以及取代开关SWD1和电阻元件RD1的开关SWDla。由于半导体芯片10a的电路 配置的其余部分与半导体芯片10类似，所以将省略对其的说明。
[0077] 开关SWG0a、SWGla、SWD0a和SWDla中的每一个都是包括硅化物阻挡区的M0S晶体 管。
[0078] 下文中，将参考图4简要说明包括硅化物阻挡区的M0S晶体管。图4是示出包括 硅化物阻挡区的M0S晶体管的横截面图。如图4所示，在M0S晶体管中，第二导电类型的两 个扩散层设置于第一导电类型的阱上方，此外，多晶硅设置于阱上方，其位于两个扩散层之 间，娃氧化物膜介于讲和多晶娃之间。此外，在两个扩散层的表面之上形成娃化物层。
[0079] 扩散层之一的区域的表面之上没有形成硅化物层的区域应称为硅化物阻挡区。此 硅化物阻挡区具有高电阻值。因此，开关SWGOa、SWGla、SWDOa和SWDla中的硅化物阻挡区 可以分别看作是电阻元件RGO、RG1、RD0和RD1。
[0080] 图3所示的半导体芯片10a可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0081] 〈振荡电路1的第二变型例〉
[0082] 图5是示出振荡电路lb的图，振荡电路lb是图1所示的振荡电路1的第二变型 例。图5所示的振荡电路lb包括半导体芯片10b和晶体谐振器50。
[0083] 半导体芯片10b包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0以及可变电容元件CG和⑶。
[0084] 可变电容元件CG设置于参考电压端子GND与外部端子T1之间。电阻元件RG0设 置于可变电容元件CG与外部端子T1之间，并且与可变电容元件CG串联。可变电容元件CD 设置于参考电压端子GND与外部端子T2之间。电阻元件RD0设置于可变电容元件CD与外 部端子T2之间，并且与可变电容元件⑶串联。由于半导体芯片10b的电路配置的其余部 分与半导体芯片10类似，因此将省略对其的说明。
[0085] 图5所示的半导体芯片10b可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0086] 〈振荡电路1的第三变型例〉
[0087] 图6是不出振荡电路lc的图，振荡电路lc是图1所不的振荡电路1的第二变型 例。图6所不的振荡电路lc包括半导体芯片10c和晶体谐振器50。
[0088] 半导体芯片10c包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0、电容元件CG0和CD0、可变电容元件（第一可变电容元件）CG和可变电容元件（第 二可变电容元件）⑶。
[0089] 可变电容元件CG设置于参考电压端子GND与外部端子T1之间。可变电容元件⑶ 设置于参考电压端子GND与外部端子T2之间。电容元件CD0设置于参考电压端子GND与 外部端子T1之间。电阻元件RG0设置于电容元件CG0与外部端子T1之间，并且与电容元 件CG0串联。电容元件⑶0设置于参考电压端子GND与外部端子T2之间。电阻元件RD0 设置于电容元件⑶〇与外部端子T2之间，并且与电容元件⑶0串联。由于半导体芯片10c 的电路配置的其余部分与半导体芯片10类似，因此将省略对其的说明。
[0090] 在半导体芯片10c中，存在用于调整负载电容的单独路径（在CG和⑶侧的路径）， 并且对于这些路径，由晶体谐振器50看到的电容元件的电容值根据振荡频率（位于CG0和 ⑶0侧的路径）而改变。
[0091] 图6所示的半导体芯片10c可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点。
[0092] 〈振荡电路1的第四变型例〉
[0093] 图7是不出振荡电路Id的图，振荡电路Id是图1所不的振荡电路1的第四变型 例。图7所不的振荡电路Id包括半导体芯片10d和晶体谐振器50。
[0094] 与半导体芯片10相比，半导体芯片10d包括取代反相放大器11的反相放大器 lld，其能够改变增益。由于半导体芯片10d的电路配置的其余部分与半导体芯片10类似， 因此将省略对其的说明。
[0095] 图7所示的半导体芯片10d可以实现与图1所示的半导体芯片10实现的示范性 优点等效的示范性优点，并且还可以调节增益。
[0096] 图8是示出图7所示的振荡电路Id的具体配置示例的图。在图8所示的振荡电 路Id中，反相放大器lid包括并联连接的多个反相放大电路和与相应的多个反相放大电路 串联连接的多个增益开关。反相放大器lid通过将多个增益开关切换为接通或关断来调节 增益。
[0097] 反相放大器lid内的多个增益开关中的至少任意一个被切换为接通。按照这种方 式，可以防止振荡在切换反相放大器lid的增益时停止。
[0098] 〈振荡电路1的第五变型例〉
[0099] 图9是示出振荡电路le的图，振荡电路le是图1所示的振荡电路1的第五变型 例。图9所不的振荡电路le包括半导体芯片10e和晶体谐振器50。
[0100] 半导体芯片l〇e包括反相放大器11和12、反馈电阻Rf、阻尼电阻Rd、电阻元件RG0 和RD0、以及电容元件CG0和CD0。
[0101] 电容元件CG0设置于参考电压端子GND与外部端子T1之间。电阻元件RG0设置 于电容元件CG0与外部端子T1之间，并且与电容元件CG0串联。电容元件CD0设置于参考 电压端子GND与外部端子T2之间。电阻元件RD0设置于电容元件CD0与外部端子T2之 间，并且与电容元件CD0串联。由于半导体芯片10e的电路配置的其余部分与半导体芯片 10类似，因此将省略对其的说明。
[0102] 当不需要调整晶体谐振器50上的负载电容时，图9所示的半导体芯片10e可以实 现与图1所示的半导体芯片10实现的示范性优点等效的示范性优点。
[0103] 〈振荡电路1的开关方法〉
[0104] 接下来，将参考图10说明振荡电路1的开关方法。图10是用于解释振荡电路1 的开关方法的图。注意，在图10中，将假设η = 2来进行说明。
[0105] 在比开关SWG0至SWG2和SWD0至SWD2中的每个从接通切换为关断的定时更早的 定时，开关SWG0至SWG2和SWD0至SWD2中的每个从关断切换为接通。当状态从开关SWG0、 SWDO、SWG1和SWD1接通且开关SWG2和SWD2关断的状态改变为开关SWGO、SWDO、SWG2和 SWD2接通且开关SWG1和SWD1关断的状态时，在开关SWG2和SWD2从关断切换为接通之后， 开关SWG1和SWD1从接通切换为关断。按照这种方式，可以防止切换开关时负载电容变得 极低且防止振荡停止。
[0106] 注意，上述多个配置示例和开关方法适当时可以加以组合。
[0107] 〈第二实施例〉
[0108] 图11是示出根据第二实施例的包括半导体芯片的振荡电路的配置示例的图。根 据此实施例的半导体芯片包括反相放大器，该反相放大器的增益根据振荡频率而变化。因 此，根据此实施例的半导体芯片可以采用具有不同特性的各种压电振动器来容易地产生振 荡信号。下面将详细说明根据此实施例的振荡电路。
[0109] 图11所示的振荡电路2包括半导体芯片（半导体装置）20和外部连接到半导体 芯片20的振荡器50。此实施例中，说明了其中振荡器50是晶体谐振器的例子，然而不限于 此。振荡器50可以是不同的压电振荡器，例如陶瓷谐振器。下文中，振荡器50应视为由下 面描述的晶体谐振器50取代。
[0110] 半导体芯片20包括反相放大器21、反馈电阻Rf、阻尼电阻Rd以及可变电容元件 CG 和 CD。
[0111] 反相放大器21连接在外部端子T1和T2之间。更具体地，反相放大器21的输入 端子连接到外部端子T1，反相放大器21的输出端子连接到外部端子T2。反馈电阻Rf设置 于反相放大器21的输出端子与输入端子之间。阻尼电阻Rd设置于反相放大器21的输出 端子与外部端子T2之间。注意，可以不设置阻尼电阻Rd。可变电容元件CG设置于参考电 压端子GND与外部端子T1之间。可变电容元件CD设置于参考电压端子GND与外部端子T2 之间。
[0112] 反相放大器21包括：晶体管MP1UMP12、丽11、丽12、丽13,电阻元件（第一内部 电阻元件）R11，电阻元件（第二内部电阻元件）R12,电容元件（第一内部电容元件）C11和 电容元件（第二内部电容元件）C12。在此实施例中，说明了其中晶体管MP11和MP12为P 沟道M0S晶体管并且晶体管丽11、丽12和丽13为N沟道M0S晶体管的例子。
[0113] 晶体管MP11和MP12构成输入差分对。晶体管丽11和丽12构成设置为对应于输 入差分对的有源负载。晶体管MN13构成向输入差分对提供恒定电流的恒流源电路。
[0114] 此外，电阻元件R11和电容元件C11彼此并联地连接在晶体管丽11的源极与晶体 管丽13的漏极之间。电阻元件R12和电容元件C12彼此并联地连接在晶体管丽12的源极 与晶体管丽13的漏极之间。
[0115] 当晶体谐振器50的振荡频率高时，电容元件C11和C12的影响会变得大于电阻元 件R11和R12的影响，从而提高反相放大器21的增益。于是，具有高振荡频率的晶体谐振 器50的负电阻将变高。同时，当晶体谐振器50的振荡频率低时，电阻元件R11和R12的影 响会变得大于电容元件C11和C12的影响，从而降低反相放大器21的增益。于是，具有低 振荡频率的晶体谐振器50的负电阻将变低。因此，在具有任意振荡频率的晶体谐振器50 中，负电阻停留在标准范围（规范）内。结果，即使在晶体谐振器50被不同的晶体谐振器 取代时，根据此实施例的半导体芯片20也可以容易地产生振荡信号。
[0116] 如上所述，根据此实施例的半导体芯片20包括反相放大器21，反相放大器21的增 益根据振荡频率而变化。因此，根据此实施例的半导体芯片20可以采用具有不同特性的各 种压电振动器来容易地产生振荡信号。
[0117] 〈振荡电路2的第一变型例〉
[0118] 图12是不出振荡电路2a的图，振荡电路2a是图11所不的振荡电路2的第一变 型例。图12所示的振荡电路2a包括半导体芯片20a和晶体谐振器50。
[0119] 与半导体芯片20相比，半导体芯片20a包括取代反相放大器21的反相放大器 21a。由于半导体芯片20a的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0120] 反相放大器21a是所谓的反相器，并且包括晶体管MP21和MN21、电阻元件R21和 R22、以及电容元件C21和C22。在此实施例中，说明了其中晶体管MP21为P沟道M0S晶体 管并且晶体管丽21为N沟道M0S晶体管的例子。
[0121] 晶体管MP21设置于供应有电源电压VDD的电源电压端子（第一电源端子，下文称 为电源电压端子VDD)和反相放大器21a的输出端子之间。此外，晶体管MP21根据输入信 号切换为接通或关断。晶体管MN21设置于参考电压端子（第二电源端子）GND与反相放大 器21a的输出端子之间。此外，晶体管MN21根据输入信号切换为接通或关断。
[0122] 此外，电阻元件R21和电容元件C21彼此并联地设置于电源电压端子VDD与晶体 管MP21的源极之间。电阻元件R22和电容元件C22彼此并联地设置于参考电压端子GND 与晶体管丽21的源极之间。
[0123] 图12所示的半导体芯片20a可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。
[0124] 〈振荡电路2的第二变型例〉
[0125] 图13是示出振荡电路2b的图，振荡电路2b是图11所示的振荡电路2的第二变 型例。图13所示的振荡电路2b包括半导体芯片20b和晶体谐振器50。
[0126] 与半导体芯片20相比，半导体芯片20b包括取代反相放大器21的反相放大器 21b。由于半导体芯片20b的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0127] 在电阻元件R21和电容元件C21的设置位置以及电阻元件R22和电容元件C22的 设置位置方面，反相放大器21b不同于反相放大器21a。具体地，电阻元件R21和电容元件 C21彼此并联地设置于晶体管MP21的漏极与反相放大器21b的输出端子之间。电阻元件 R22和电容元件C22彼此并联地设置于晶体管MN21的漏极与反相放大器21b的输出端子之 间。
[0128] 图13所示的半导体芯片20b可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。
[0129] 〈振荡电路2的第三变型例〉
[0130] 图14是不出振荡电路2c的图，振荡电路2c是图11所不的振荡电路2的第二变 型例。图14所不的振荡电路2c包括半导体芯片20c和晶体谐振器50。
[0131] 与半导体芯片20相比，半导体芯片20c包括取代反相放大器21的反相放大器 21c。由于半导体芯片20c的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0132] 反相放大器21c包括晶体管（恒流源电路）MP21、晶体管（开关晶体管）MN21、电 阻元件（第二内部电阻元件）R21、电阻元件（第一内部电阻元件）R22、电容元件（第二内 部电容元件）C21和电容元件（第一内部电容元件）C22。
[0133] 与反相放大器21a相比，在反相放大器21c中，晶体管MP21的栅极被供应有恒定 电流，而非反相放大器21c的输入信号。S卩，晶体管MP21作为恒流源电路工作。
[0134] 图14所示的半导体芯片20c可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0135] 〈振荡电路2的第四变型例〉
[0136] 图15是不出振荡电路2d的图，振荡电路2d是图11所不的振荡电路2的第四变 型例。图15所示的振荡电路2d包括半导体芯片20d和晶体谐振器50。
[0137] 与半导体芯片20相比，半导体芯片20d包括取代反相放大器21的反相放大器 21d。由于半导体芯片20d的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0138] 反相放大器21d包括晶体管MP21、晶体管MN21、电阻元件R21和R22、以及电容元 件 C21 和 C22。
[0139] 与反相放大器21b相比，在反相放大器21d中，晶体管MP21的栅极被供应有恒定 电流，而非反相放大器21d的输入信号。S卩，晶体管MP21作为恒流源电路工作。
[0140] 图15所示的半导体芯片20d可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0141] 〈振荡电路2的第五变型例〉
[0142] 图16是示出振荡电路2e的图，振荡电路2e是图11所示的振荡电路2的第五变 型例。图16所示的振荡电路2e包括半导体芯片20e和晶体谐振器50。
[0143] 与半导体芯片20相比，半导体芯片20e包括取代反相放大器21的反相放大器 21e。由于半导体芯片20e的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0144] 反相放大器21e与反相放大器21c的不同之处在于，反相放大器21e不包括电阻 元件R21和电容元件C21。
[0145] 图16所示的半导体芯片20e可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0146] 〈振荡电路2的第六变型例〉
[0147] 图17是示出振荡电路2f的图，振荡电路2f是图11所示的振荡电路2的第六变 型例。图17所示的振荡电路2f包括半导体芯片20f和晶体谐振器50。
[0148] 与半导体芯片20相比，半导体芯片20f包括取代反相放大器21的反相放大器 21f。由于半导体芯片20f的电路配置的其余部分与半导体芯片20类似，因此将省略对其 的说明。
[0149] 反相放大器21f与反相放大器21d的不同之处在于，反相放大器21f不包括电阻 元件R21和电容元件C21。
[0150] 图17所示的半导体芯片20f可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点。注意，替代晶体管MP21的栅极，可以向晶体管MN21的栅极供应 恒定电流。
[0151] 〈振荡电路2的第七变型例〉
[0152] 图18是示出振荡电路2g的图，振荡电路2g是图11所示的振荡电路2的第七变 型例。图18所示的振荡电路2g包括半导体芯片20g和晶体谐振器50。
[0153] 与半导体芯片20相比，半导体芯片20g包括彼此并联地设置的多个反相放大器21 和分别与多个反相放大器21串联连接的多个增益开关SW。由于半导体芯片20g的电路配 置的其余部分与半导体芯片20类似，因此将省略对其的说明。
[0154] 图18所示的半导体芯片20g可以实现与图11所示的半导体芯片20实现的示范 性优点等效的示范性优点，并且还可以调节增益。注意，多个增益开关SW中的至少一个切 换为接通。按照这样的方式，可以防止在切换增益时振荡停止。
[0155] 〈振荡电路2的第八变型例〉
[0156] 图19是示出振荡电路2h的图，振荡电路2h是图11所示的振荡电路2的第八变 型例。图19所示的振荡电路2h包括半导体芯片20h和晶体谐振器50。
[0157] 与半导体芯片20相比，半导体芯片20h包括取代可变电容元件CG和⑶的电容元 件CG0和⑶0。由于半导体芯片20h的电路配置的其余部分与半导体芯片20类似，因此将 省略对其的说明。
[0158] 当不需要调节晶体谐振器50上的负载电容时，图19所示的半导体芯片20h可以 实现与图11所示的半导体芯片20实现的示范性优点等效的示范性优点。
[0159] 注意，上述多个配置示例适当时可以组合实施。此外，上述多个配置示例可以与第 一实施例的配置组合实施。
[0160] 〈第三实施例〉
[0161] 图20是示出根据第三实施例的信号处理系统的配置示例的图。在图20的例子 中，图1所示的振荡电路1被包含在信号处理系统中。下面将给出对信号处理系统的具体 说明。
[0162] 图20所示的信号处理系统100包括振荡电路1、噪声滤波器103、系统控制器（控 制单元）101以及寄存器102。振荡电路1产生振荡信号并且输出振荡信号作为时钟信号 CLK。噪声滤波器103去除时钟信号CLK的噪声。系统控制器101与时钟信号CLK同步并且 控制各种处理的执行。此外，系统控制器101与谐波时钟信号CLK或具有预定频率的时钟 信号CLK同步并且控制微调信号（trimming signal)。具体地，在启动时，系统控制器101 与谐波时钟信号CLK或具有预定频率的时钟信号CLK同步，并且激活微调信号。寄存器102 存储例如振荡电路1中设置的开关的通/断开关信息等，作为模式设置信息（配置信息）。 当激活微调信号时，寄存器102把模式设置信息输出到振荡电路1。在这种方式下，振荡电 路1可以产生具有预定振荡频率的振荡信号。
[0163] 图21是示出在启动时产生具有预定频率的振荡信号时信号处理系统100的操作 的时序图。图22是示出在启动时产生谐波振荡信号时信号处理系统的操作的时序图。
[0164] 如图21所示，当在启动时产生具有预定频率的振荡信号时，系统控制器101与具 有预定频率的时钟信号CLK同步并且激活微调信号。当微调信号被激活时，寄存器102把 模式设置信息输出到振荡电路1。然后，振荡电路1继续产生具有预定频率的振荡信号。
[0165] 此外，如图22所示，当在启动时产生谐波振荡信号时，系统控制器101与谐波时钟 信号同步并且激活微调信号。当微调信号被激活时，寄存器102把模式设置信息输出到振 荡电路1。在这种方式下，振荡电路1可以产生具有预定频率的振荡信号。
[0166] 如至此所描述的，即使在振荡电路于启动时产生谐波振荡信号时，此实施例的信 号处理系统100也可以在此之后稳定地操作振荡电路。
[0167] 在此实施例中，尽管说明了其中振荡电路1包括在信号处理系统100中的例子，但 是不限于此。在信号处理系统100中可以包含根据第一或第二实施例的振荡电路、或者能 够改变负载电容的电容值和反相放大器的增益的一般振荡电路。
[0168] 尽管已经基于实施例详细说明了发明人做出的发明，但是本发明不限于上述实施 例，显然的是，可以在不脱离本发明的范围的情况下做出各种修改。
[0169] 例如，在上述实施例中，半导体基板、半导体层和扩散层（扩散区）的导电类型（p 或η型）可以是相反的情形。因此，当导电类型（其为η和p型）之一被视为第一导电类型 且另一导电类型被视为第二导电类型时，第一导电类型可以是Ρ型，第二导电类型可以是η 型。相反，第一导电类型可以是η型，第二导电类型可以是ρ型。
[0170] 本领域普通技术人员在需要时可以组合第一至第三实施例。
[0171] 尽管已经用若干实施例描述了本发明，但是本领域技术人员会认识到，在所附权 利要求的精神和范围内，本发明实施时可以有各种修改，并且本发明不限于上述例子。
[0172] 此外，权利要求的范围不受上述实施例的限制。
[0173] 此外需要说明的是， 申请人:的意图是要涵盖所有要求保护的元件的等价物，即使 所述元件后面在申请期间被修改过。
【权利要求】
1. 一种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件； 与所述第一电容元件串联地设置的第一电阻元件； 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件；以及 与所述第二电容元件串联地设置的第二电阻元件。
2. 根据权利要求1的半导体装置，其中，所述第一和第二电容元件中的每一个都是可 变电容元件。
3. 根据权利要求1的半导体装置，还包括： 与所述第一电容元件和所述第一电阻元件并联地设置的第一可变电容元件；以及 与所述第二电容元件和所述第二电阻元件并联地设置的第二可变电容元件。
4. 根据权利要求1的半导体装置，还包括： 与所述第一电容元件和所述第一电阻元件串联地设置的第一开关； 与所述第二电容元件和所述第二电阻元件串联地设置的第二开关； 设置于所述第一外部端子与所述参考电压端子之间的第三电容元件； 与所述第三电容元件串联地设置的第三电阻元件和第三开关； 设置于所述第二外部端子与所述参考电压端子之间的第四电容元件；以及 与所述第四电容元件串联地设置的第四电阻元件和第四开关。
5. 根据权利要求4的半导体装置，其中，所述第一至第四开关中的每一个在比所述第 一至第四开关中的每一个从接通切换至关断的定时更早的定时从关断切换至接通。
6. 根据权利要求4的半导体装置，其中 所述第一至第四开关中的全部都是MOS晶体管，且 所述第一至第四电阻元件中的每一个由硅化物阻挡区形成，在所述硅化物阻挡区中， 在所述第一至第四开关的每个开关中的扩散层的表面之上没有形成硅化物层。
7. 根据权利要求4的半导体装置，其中，所述反相放大器是能够改变增益的可变增益 放大器。
8. 根据权利要求7的半导体装置，其中，所述反相放大器包括： 彼此并联连接的多个反相放大电路；以及 与相应的反相放大电路串联连接的多个增益开关。
9. 根据权利要求8的半导体装置，其中，所述多个增益开关中的至少一个被接通。
10. -种振荡电路，包括： 根据权利要求4的半导体装置；以及 连接在所述第一和第二外部端子之间的压电振动器。
11. 一种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于所述第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件；以及 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件， 其中，该反相放大器包括： 输入差分对； 向所述输入差分对供应恒定电流的恒流源电路； 设置为对应于所述输入差分对的有源负载； 彼此并联地设置于所述输入差分对之一与所述恒流源电路之间的第一内部电容元件 和第一内部电阻元件；以及 彼此并联地设置于所述输入差分对中的另一个与所述恒流源电路之间的第二内部电 容元件和第二内部电阻元件。
12. 根据权利要求11的半导体装置，其中，所述第一和第二电容元件中的每一个都是 可变电容元件。
13. 根据权利要求12的半导体装置，还包括： 彼此并联地设置的多个所述反相放大器；以及 与相应的多个所述反相放大器串联连接的多个增益开关。
14. 根据权利要求13的半导体装置，其中，所述多个增益开关中的至少一个被接通。
15. -种半导体装置，包括： 与压电振动器的相应两端连接的第一和第二外部端子，所述压电振动器设置于外部； 设置于所述第一和第二外部端子之间的反相放大器； 把所述反相放大器的输出反馈到所述反相放大器的输入的反馈电阻； 设置于所述第一外部端子与参考电压端子之间的第一电容元件；以及 设置于所述第二外部端子与所述参考电压端子之间的第二电容元件， 其中，所述反相放大器包括： 设置于第一电源端子与输出端子之间的恒流源电路； 设置于所述输出端子与第二电源端子之间并且根据所述反相放大器的输入而控制成 接通或关断的开关晶体管； 与所述开关晶体管串联设置的第一内部电容元件；以及 与所述第一内部电容元件并联设置的第一内部电阻元件。
16. 根据权利要求15的半导体装置，还包括： 与所述恒流源电路串联设置的第二内部电容元件；以及 与所述第二内部电容元件并联设置的第二内部电阻元件。
17. 根据权利要求15的半导体装置，其中，所述第一和第二电容元件中的每一个都是 可变电容元件。
18. 根据权利要求17的半导体装置，还包括： 彼此并联设置的多个所述反相放大器；以及 与相应的多个所述反相放大器串联连接的多个增益开关。
19. 根据权利要求18的半导体装置，其中，所述多个增益开关中的至少一个被接通。
20. -种信号处理系统，包括： 振荡电路，包括： 根据权利要求4的半导体装置； 连接在所述第一和第二外部端子之间的压电振动器； 寄存器，存储设置在所述振荡电路中的所述第一至第四开关的通/断开关信息；以及 控制单元，根据从所述振荡电路输出的谐波振荡信号把存储到所述寄存器的所述通/ 断开关信息输出至所述振荡电路。
【文档编号】H03B5/32GK104124920SQ201410166667
【公开日】2014年10月29日 申请日期:2014年4月24日 优先权日:2013年4月24日
【发明者】小泽治, 西冈草志郎 申请人:瑞萨电子株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1