阶跃电平输出电路的制作方法

本发明涉及栅极驱动技术领域，尤其涉及阶跃电平栅极驱动技术领域，具体是指一种阶跃电平输出电路。

背景技术：

在驱动电路中，特别是在对IGBT的驱动中，通常利用驱动IC产生脉冲电压来驱动IGBT的栅极，如图1所示，在一些应用中，驱动IC有时需要产生阶跃电平来驱动IGBT(或MOS管)，如图2所示。驱动IGBT(或MOS管)信号先上升到一个设定的电平，持续一段时间后再跳变到VCC电平。

通常实现上述功能有如下两种方式：

实现方式一，如图3所示，参考源模块输出参考电压V1，运放采用跟随器方式使用，通过开关切换运放正向端的输入参考电压信号，在运放的输出端产生对应的驱动信号。这种方式可以方便的输出所需的阶跃驱动信号，但因为运放自身带宽等因素的限制，驱动信号变换的速度受到限制，只能用于低频的工作场合。

实现方式二，如图4所示，电压源电路产生一个具有驱动能力的V1，这样，在控制电路的控制下，P32导通时，输出电压为V1；P31导通时，输出电压为VCC；N31导通时，输出关闭。该结构响应速度要好于方式一的响应速度，但因为电压源电路产生的V1需要较强的驱动能力，因此电压源电路的输出管需要做的较大，同时开关管P31、P32和N32也需要低的导通阻抗，因此该结构需要很大面积的输出管来满足驱动输出的要求，性价比很低。

技术实现要素：

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现输出电压快速的阶跃跳变的阶跃电平输出电路。

为了实现上述目的，本发明具有如下构成：

该阶跃电平输出电路，包括参考源电路、中间电平驱动电路、控制电路、第一P型晶体管、第一N型晶体管和第二N型晶体管，所述的参考源电路输出参考电平信号至所述的中间电平驱动电路，所述的控制电路的第一控制端和第一反相控制端分别与所述的中间电平驱动电路相连接，所述的控制电路的第二控制端与所述的第一P型晶体管的栅极相连接，所述的控制电路的第三控制端与所述的第一N型晶体管的栅极相连接，所述的控制电路通过阶跃电平输出电路的输入端接收来自外部的控制信号，所述的中间电平驱动电路还与所述的第二N型晶体管的栅极连接，所述的第二N型晶体管的漏极、所述的第一P型晶体管的源极和所述的第一P型晶体管的源极衬底均接于VCC，所述的第二N型晶体管的源极与所述的第一P型晶体管的漏极和所述的第一N型晶体管的漏极均相连接，并将电平信号通过阶跃电平输出电路的输出端输出至外部功率器件，所述的第一N型晶体管的源极接地。

较佳地，所述的第一控制端与所述的第一反相控制端输出的电平信号互为反相信号。

较佳地，所述的中间电平驱动电路包括电流源、第二P型晶体管、第三N型晶体管和电容，所述的第二P型晶体管的栅极与所述的参考源电路连接，所述的第二P型晶体管的漏极接地，所述的第二P型晶体管的源极与衬底相连接并与所述的电流源的负极、所述的电容的第一端、所述的第三N型晶体管的漏极和所述的第二N型晶体管的栅极连接，所述的电容的第二端与所述的控制电路的第一反相控制端连接，所述的第三N型晶体管的栅极与所述的控制电路的第一控制端连接，所述的第三N型晶体管的源极接地。

更佳地，所述的第二P型晶体管的阈值电压Vthp、所述的第二N型晶体管的阈值电压Vthn、所述的阶跃电平输出电路的输出端输出的中间电压V1和参考源电路输出的参考电压VF之间具有以下关系：

VF＝V1+Vthn-Vthp。

采用了该发明中的阶跃电平输出电路，输出响应快，适于较大范围的带宽应用，结构简洁，维持电流小，仅需要三个驱动管，节省了芯片面积，提高了性价比，同时保持快速响应的特点具有广泛的应用范围。

附图说明

图1为现有技术中通过脉冲电压进行栅极驱动的示意图。

图2为现有技术的通过阶跃电平进行栅极驱动的示意图。

图3为现有技术的实现阶跃电平输出的方式一的电路图。

图4为现有技术的实现阶跃电平输出的方式二的电路图。

图5为本发明的阶跃电平输出电路的电路图。

附图标记说明：

1 驱动IC

2 功率器件

3 参考源

4 电压源电路

5 控制电路

6 中间电平驱动电路

7 参考源电路

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明提供了一种阶跃电平输出电路，用于为功率元件的栅极提供阶跃的电压，在一种可行的实施方式中，该阶跃电平输出电路，包括参考源电路、中间电平驱动电路、控制电路、第一P型晶体管、第一N型晶体管和第二N型晶体管，所述的参考源电路输出参考电平信号至所述的中间电平驱动电路，所述的控制电路的第一控制端和第一反相控制端分别与所述的中间电平驱动电路相连接，所述的控制电路的第二控制端与所述的第一P型晶体管的栅极相连接，所述的控制电路的第三控制端与所述的第一N型晶体管的栅极相连接，所述的控制电路通过阶跃电平输出电路的输入端接收来自外部的控制信号，所述的中间电平驱动电路还与所述的第二N型晶体管的栅极连接，所述的第二N型晶体管的漏极、所述的第一P型晶体管的源极和所述的第一P型晶体管的源极衬底均接于VCC，所述的第二N型晶体管的源极与所述的第一P型晶体管的漏极和所述的第一N型晶体管的漏极均相连接，并将电平信号通过阶跃电平输出电路的输出端输出至外部功率器件，所述的第一N型晶体管的源极接地。

在一种较佳的实施方式中，所述的第一控制端与所述的第一反相控制端输出的电平信号互为反相信号。

在一种较佳的实施方式中，所述的中间电平驱动电路包括电流源、第二P型晶体管、第三N型晶体管和电容，所述的第二P型晶体管的栅极与所述的参考源电路连接，所述的第二P型晶体管的漏极接地，所述的第二P型晶体管的源极与衬底相连接并与所述的电流源的负极、所述的电容的第一端、所述的第三N型晶体管的漏极和所述的第二N型晶体管的栅极连接，所述的电容的第二端与所述的控制电路的第一反相控制端连接，所述的第三N型晶体管的栅极与所述的控制电路的第一控制端连接，所述的第三N型晶体管的源极接地。

在一种更佳的实施方式中，所述的第二P型晶体管的阈值电压Vthp、所述的第二N型晶体管的阈值电压Vthn、所述的阶跃电平输出电路的输出端输出的中间电压V1和参考源电路输出的参考电压VF之间具有以下关系：

VF＝V1+Vthn-Vthp。

在一种更具体的实施方式中，本发明的电路结构如图5所示，包括参考源电路、控制电路、中间驱动电平输出电路以及驱动管P31、N31、N32。中间电平驱动电路包括一个电流源Ibs1，P型晶体管P32，电容C1及N型晶体管N33，具体作用如下：

参考源电路输出一个参考电平VF，做为输出中间电平时的参考电压。该电平信号输出至P型晶体管P32的栅极。

控制电路是输出控制信号，控制晶体管N31、N32、P31的工作状态，其中CTL1和～CTL1是反相信号，CTL1输出到晶体管N33的栅极，～CTL1输出到电容C1的一端，CTL2输出到晶体管P31的栅极，CTL3输出到晶体管N31的栅极；

输出管包括两个N型晶体管N31和N32，一个P型晶体管P31；P31用来产生输出高电平；N32用来产生中间输出电平；N31用于下拉作用，使OUT输出低电平。

晶体管N33导通时，信号S1为低电平，使晶体管N32关闭；偏置电流Ibs1用于在N33关闭时输出对S1的上拉电流；晶体管P32在栅极连接的参考电压作用下对信号S1进行箝位。

该电路结构工作原理如下：

1)假设初始状态，CTL1、CTL2、CTL3输出高电平，～CTL1为低电平，这时晶体管N31导通，P31、N32关闭，out端输出低电平信号。

2)当CTL1、CTL3变为低电平，CTL2维持高电平不变，这时N31、N33将关闭，因为电容C1的作用，～CTL1的上升将带动信号S1迅速上升，从而是晶体管N32的栅极电压也迅速上升，因为晶体管源极和栅极之间的跟随作用，从而驱动输出端OUT电压上升。

图5中P32的栅极电压接参考电压VF，因此信号S1电压上升到使P32导通时，S1的电平将被箝位，这样也使得out端的电压限制在一个稳定值，从而输出设定的输出电平值。因为维持输出期间不需要很强的驱动，待机电流很小。

假设P32和N32的阈值电压分别为Vthp和Vthn，OUT端需要输出的中间电平为V1，那么据此可计算出需要的VF的值，即：

VF＝V1+Vthn-Vthp。

3)当下一阶段，CTL2变为低电平，CTL3维持不变时，晶体管P31将导通，输出端电平又将迅速上升到高电平VCC。

4)当需要关闭输出时，CTL1、CTL2、CTL3变为高电平，～CTL变为低电平，同时因为电容C1的作用，～CTL1电平的下降，也加速信号S1的下降速度，使得N32迅速关闭。

本发明的阶跃电平输出电路的技术方案中，其中所包括的各个功能设备和电路模块均能够对应于实际的具体硬件电路结构，因此这些模块和单元仅利用硬件电路结构就可以实现，不需要辅助以特定的控制软件即可以自动实现相应功能。

采用了该发明中的阶跃电平输出电路，输出响应快，适于较大范围的带宽应用，结构简洁，维持电流小，仅需要三个驱动管，节省了芯片面积，提高了性价比，具有广泛的应用范围。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。