本发明涉及均衡器电路及使用它的接收装置等的无线设备，例如，涉及周期时变连续时间(periodicallytimevarying)处理的、均衡处理、滤波处理或包含变频的信号处理。
背景技术：
已知适合微细cmos(complementarymetaloxidesemiconductor)工艺中的设计，作为具有较高的可变性的电路的离散时间模拟型的电路结构。
例如，专利文献1中公开了对于输入的模拟信号，进行变频和复数滤波的离散时间模拟电路。
专利文献1中公开的离散时间模拟电路对于输入的模拟信号，进行离散时间模拟信号处理的变频和复数滤波。具体地说，专利文献1的离散时间模拟电路将输入电压在电压电流转换电路中转换为电流，通过采样转换后的电流而生成输入电荷。而且，专利文献1的离散时间模拟电路通过使输入电荷在该电路包含的多个电容器间进行电荷移动，实现分母具有复数系数的1次式的iir(infiniteimpulseresponse；无限冲激响应)滤波器特性。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2005/0233725号说明书
技术实现要素：
图1a是表示宽带无线系统的rf(radiofrequency；射频)放大器的频率特性的一例的图。如图1a所示，宽带无线系统的rf放大器的频率特性在各频道(图1a中的ch1～ch4等)中不是平坦的，在频带内存在偏差(频带内偏差)。因此，在宽带无线系统中，难以将使用的各频道的频率特性变得平坦，需要基带中的频率特性的校正(即，均衡(均衡器))。
图1b是表示宽带无线系统中的传播路径的频率特性的一例的图。在无线通信中，如图1b所示，传播路径的频率特性不是平坦的，有频带内偏差，所以需要基带中频率特性的校正。
此外，在使用毫米波作为rf的宽带无线系统中，在要实现超过数ghz的宽带的通过特性的情况下，以时钟的负荷、寄生电容这样的观点来看，开关的影响变大。因此，离散时间模拟电路为了减少寄生电容和时钟的负荷而需要简单的结构。
可是，专利文献1那样的以往的离散时间模拟电路只能实现将中心频率偏移这样的简单的滤波器特性。因此，如宽带无线系统那样，在传播路径和rf电路的频率特性上有频带内偏差的情况下，以往的离散时间模拟电路难以具有作为将频带内偏差校正的均衡器的功能。此外，以往的离散时间模拟电路为了进行采样、保持而有很多电容和很多开关，所以结构复杂。
本发明鉴于这样的情况而完成，目的在于提供频带内频率特性的调整自由度高、简单结构的均衡器电路及使用它的接收装置。
本发明的均衡器电路包括：一个以上的相间连接单元，被分别输入通过转换输入信号生成的、相位每90度顺序不同的第1转换信号、第2转换信号、第3转换信号及第4转换信号，具有：第1相间开关、第2相间开关、第3相间开关及第4相间开关，一个端子分别连接到第1连接路径、第2连接路径、第3连接路径及第4连接路径；以及相间电容，连接到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的另一个端子；控制信号生成电路，通过转换规定的频率的参考信号，相位顺序地每90度不同，控制所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的连接或开路，生成4相的控制信号，将所述4相的控制信号输出到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关；以及第1输出缓冲器、第2输出缓冲器、第3输出缓冲器及第4输出缓冲器，分别连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径，输出4相的输出信号，所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关，基于所述4相的控制信号，每1/4周期以规定的顺序被反复连接，所述规定的顺序是从第n(n是从1到4的其中一个整数)相间开关起升序或降序。
根据本发明，能够提供频带内频率特性的调整自由度高、简单结构的均衡器电路及使用它的接收装置。
从说明书和附图中将清楚本发明的一方式中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不必为了获得一个或一个以上的特征而提供全部特征。
附图说明
图1a表示宽带系统的rf放大器的频率特性的一例。
图1b表示宽带系统中的传播路径的频率特性的一例。
图2表示本发明的实施方式1～5的接收装置的结构。
图3表示连续时间系统、离散时间系统和周期时变连续时间系统的不同。
图4a表示实施方式1的均衡器电路的结构的一例。
图4b表示实施方式1的iq混频器的结构的一例。
图4c表示实施方式1的相间连接单元的结构的一例。
图5表示控制信号的一例的时序图。
图6a表示实施方式1的均衡器电路的频率特性的电路仿真的结果。
图6b表示实施方式1的均衡器电路的频率特性的电路仿真的结果。
图7表示实施方式2的均衡器电路的结构的一例。
图8表示实施方式2的均衡器电路的频率特性的电路仿真的结果。
图9表示实施方式3的均衡器电路的结构的一例。
图10表示实施方式4的均衡器电路的结构的一例。
图11表示实施方式4的均衡器电路的结构的一例。
图12表示实施方式4的均衡器电路的结构的一例。
图13表示实施方式4的均衡器电路的频率特性的电路仿真的结果。
图14表示实施方式5的均衡器电路的结构的一例。
图15表示实施方式5的均衡器电路的频率特性的电路仿真的结果。
图16表示实施方式6的均衡器电路的一例。
图17a表示实施方式7的均衡器电路的结构的一例。
图17b表示实施方式7的控制信号的一例的时序图。
图18表示实施方式7的均衡器电路的频率特性的电路仿真的结果。
图19a表示实施方式8的均衡器电路的结构的一例。
图19b表示实施方式8中的ta的结构的一例。
图20表示实施方式8的均衡器电路的频率特性的电路仿真的结果。
图21表示实施方式9的均衡器电路的结构的一例。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。再有，在以下说明的各实施方式是一例，本发明不由这些实施方式限定。
(实施方式1)
[接收装置的结构]
图2是表示本发明的实施方式1的接收装置10的结构的图。
图2所示的接收装置10具有天线11、低噪声放大器(lna：lownoiseamplifier)12、参考频率振荡单元13、均衡器电路14、a/d(analogtodigital)转换处理单元15、以及数字接收处理单元16。
天线11从未图示的发送站接收rf频率的模拟接收信号，将rf频率的模拟接收信号输出到低噪声放大器12。
低噪声放大器12将rf频率的模拟接收信号放大，将放大后的rf频率的模拟接收信号输出到均衡器电路14。
参考频率振荡单元13生成用于周期时变连续时间处理的参考频率信号fref，将参考频率信号fref输出到均衡器电路14。
均衡器电路14基于参考频率信号fref，对于rf频率的模拟接收信号进行周期时变连续时间处理的变频和均衡(滤波)。均衡器电路14将均衡(滤波)后的基带模拟接收信号输出到a/d转换处理单元15。再有，有关均衡器电路14的结构和动作，将后述。
a/d转换处理单元15将基带模拟接收信号转换为基带数字接收信号，将基带数字信号输出到数字接收处理单元16。
数字接收处理单元16对于基带数字信号，通过规定的数字接收处理(例如，解调处理、解码处理等)生成接收数据，输出生成的接收数据。
再有，图2所示的接收装置10作为均衡器电路14从rf频率的模拟接收信号直接输出基带的模拟接收信号的结构，即直接转换的结构来说明。但是，本实施方式的接收装置10也可以是将混频器在低噪声放大器12的后级等中追加一个以上，使用中频(if：intermediatefrequency)的结构。
本实施方式的均衡器电路14是进行周期时变连续时间处理的周期时变连续时间系统的电路。接着，对于周期时变连续时间系统的电路，与连续时间系统的电路、离散时间系统的电路对比地说明。
图3是表示连续时间系统、离散时间系统、周期时变连续时间(periodicallytimevarying)系统的不同的图。图3概念性地表示连续时间系统、离散时间系统、和周期时变连续时间系统的电路中的信号处理。图3所示的连续时间系统、离散时间系统、和周期时变连续时间系统的电路分别对于输入的连续时间(ct：continuoustime)信号进行信号处理，输出连续时间信号。
图3所示的连续时间系统的电路(连续时间电路)对于输入的连续时间信号，以连续时间进行信号处理，输出连续时间信号。无源型的连续时间电路使用电感这样的尺寸较大、缺乏灵活性的元件。因此，无源型的连续时间电路不仅不适于微细cmos中的安装，而且安装可变性也低。此外，有源型的连续时间电路，难以进行较低的电源电压下的设计，所以不仅不适于微细cmos工艺中的安装，而且消耗功率也较大。
图3所示的离散时间系统的电路(离散时间电路)将输入的连续时间信号(ct)通过ct/dt转换而采样，变换为离散时间(dt：discretetime)信号。然后，离散时间电路以离散时间进行信号处理，将信号处理后的离散时间信号通过dt/ct转换而保持，转换为连续时间信号。然后，离散时间电路将转换后的连续时间信号输出。离散时间电路仅由开关、电容器和时钟构成。而且，离散时间电路的特性由电容器的电容比和时钟频率确定，所以离散时间电路适于微细cmos工艺中的安装，安装可变性也高。但是，离散时间电路在连续时间信号和离散时间信号之间的转换(ct/dt变换)时，需要采样和保持，所以为了实现完全离散时间系统的处理而开关的数增多。
图3所示的周期时变连续时间系统的电路(周期时变连续时间电路)是在连续时间电路的一部分中使用离散时间电路的混合电路。周期时变连续时间电路不需要连续时间信号和离散时间信号之间的转换，用较少的开关的数，可进行有效利用离散时间系统的优点的设计。此外，周期时变连续时间电路适于微细cmos工艺中的安装，能够简单地实现安装可变性较高的电路。
[均衡器电路100的结构]
接着，参照图4a～图4c说明本实施方式的均衡器电路100的结构。
图4a是表示实施方式1的均衡器电路100的结构的一例的图。图4a所示的均衡器电路100相当于图2所示的接收装置10具有的均衡器电路14，进行变频和滤波的处理。
图4a所示的均衡器电路100具有iq混频器(转换单元)101、相间连接单元102、时钟生成电路(控制信号生成电路)103、和输出缓冲器104(104-1～104-4)。
图4b是表示实施方式1的iq混频器101的结构的一例的图。iq混频器101具有ta(transconductanceamplifier：跨导放大器：电压电流转换电路)1011、开关1012(1012-1～1012-4)、和采样电容器1013(1013-1～1013-4)。
ta1011将输入的模拟信号即输入电压信号vin转换为电流(gm×vin)。再有，gm是ta1011的跨导(互导)的值。
开关1012-1～1012-4中，一个端子连接到ta1011的输出端子，另一个端子各自连接到输出缓冲器104-1～104-4的输入端子。开关1012-1～1012-4分别基于从端子a～d输入的控制信号，被导通/截止控制。图4b的情况下，开关1012-1在从端子a输入的控制信号s1为“高”的期间中导通。同样地，开关1012-2在从端子b输入的控制信号s2为“高”的期间中导通。开关1012-3在从端子c输入的控制信号s3为“高”的期间中导通。开关1012-4在从端子d输入的控制信号s4为“高”的期间中导通。
采样电容器1013-1～1013-4中，一个端子被接地，另一个端子分别连接到端子t1～t4。而且，采样电容器1013-1～1013-4分别在开关1012-1～1012-4导通的期间，累积输入电荷。再有，有关详细的均衡器电路100的动作，将后述。
通过图4b所示的结构，iq混频器101将输入信号转换为相位每90度顺序不同的正相分量(in-phase(同相)，以下，记载为“i相”)、正交分量(quadrature(90度相移)，以下，记载为“q相”)、相对正相分量的反相分量(以下，记载为“ib相”)、相对正交分量的反相分量(以下，记载为“qb相”)的4相的信号(第1转换信号～第4转换信号)，将4相的信号分别输出到不同的路径。以下，将从iq混频器101输出i相的信号(第1转换信号)的路径、输出q相的信号(第2转换信号)的路径、输出ib相的信号(第3转换信号)的路径、输出qb相的信号(第4转换信号)的路径分别称为i相路径(第1连接路径)、q相路径(第2连接路径)、ib相路径(第3连接路径)、qb相路径(第4连接路径)。
图4c是表示实施方式1的相间连接单元102的结构的一例的图。相间连接单元102具有开关(相间开关)1021(1021-1～1021-4)和相间电容器(相间电容)1022。
开关1021-1～1021-4中，一个端子分别连接到i相路径上的端子t1、q相路径上的端子t2、ib相路径上的端子t3、qb路径上的端子t4，另一个端子连接到相间电容器1022。开关1021-1～1021-4分别基于从端子e～h输入的控制信号，被导通/截止控制。图4c的情况下，开关1021-1在从端子e输入的控制信号s3为“高”的期间中导通。同样地，开关1021-2在从端子f输入的控制信号s4为“高”的期间中导通。开关1021-3在从端子g输入的控制信号s1为“高”的期间中导通。开关1021-4在从端子h输入的控制信号s2为“高”的期间中导通。
相间电容器1022中，一个端子连接到开关1021-1～1021-4的端子，另一个端子被接地。
相间电容器1022在开关1021-1导通的期间连接到i相路径。而且，相间电容器1022与采样电容器1013-1进行电荷共享。同样地，相间电容器1022在开关1021-2导通的期间连接到q相路径。而且，相间电容器1022与采样电容器1013-2进行电荷共享。相间电容器1022在开关1021-3导通的期间连接到ib相路径。而且，相间电容器1022与采样电容器1013-3进行电荷共享。相间电容器1022在开关1021-4导通的期间连接到qb相路径。而且，相间电容器1022与采样电容器1013-4进行电荷共享。
通过该结构，相间电容器1022进行不同的路径间中的电荷保持、电荷共享。再有，有关详细的均衡器电路100的动作，将后述。
时钟生成电路(控制信号生成电路)103基于从参考频率振荡单元13(参照图2)输出的参考频率信号(fref)，生成控制信号，将控制信号供给到iq混频器101和相间连接单元102。
输出缓冲器104-1～104-4分别在i相、q相、ib相、qb相的4相中，被输入因输入电荷的累积造成的连续的电压变化、采样电容器1013和相间电容器1022之间的电荷共享造成的瞬时的电压变化，将它们的电压变化直接输出，或乘以固定倍数输出各相的输出电压信号vout(vout-i、vout-q、vout-ib、vout-qb)。
[由时钟生成电路103生成的控制信号]
说明在时钟生成电路103中生成的控制信号。图5是控制信号的时序图。控制信号s1～s4由脉冲宽度ts、控制信号的周期tck构成。再有，图5表示了矩形时钟，但均衡器电路100即使为波形迟钝的时钟也动作。
如图5所示，时钟生成电路103将占空(duty)比(＝脉冲宽度ts/控制信号的周期tck)为0.25、每90度相位偏移的、4相的控制信号s1～s4供给到均衡器电路100。
在直接转换的情况下，控制信号的时钟频率fck(fck＝1/tck)由被输入到均衡器电路的信号的频率确定。例如，在输入信号的频率为60ghz的情况下，时钟频率fck是60ghz。
[均衡器电路100的动作]
接着，说明均衡器电路100中的动作。
均衡器电路100对每个周期tck进行电荷共享和电荷累积。均衡器电路100将下面的3种电荷进行电荷共享。
(1-a)ta1011将输入电压信号vtn转换为电流的电荷(以下，记载为输入电荷)
(1-b)相间电容器1022保持的电荷
(1-c)采样电容器1013保持的电荷
均衡器电路100基于图5所示的控制信号s1～s4，通过开关1012-1～1012-4和开关1021-1～1021-4的控制(导通/截止)，在1周期(1tck)内进行下面的4个动作，对每个周期tck反复进行这些动作。
第1动作：在控制信号s1为“高”的期间中，采样电容器1013-1被连接到ta1011，输入电荷被累积在采样电容器1013-1中。在紧接该电荷累积前采样电容器1013-1中保持着1周期前的电荷。在对采样电容器1013-1的输入电荷的累积的同时，相间电容器1022被连接到采样电容器1013-3，进行电荷共享。
第2动作：在控制信号s2为“高”的期间中，采样电容器1013-2被连接到ta1011，输入电荷被累积在采样电容器1013-2中。在紧接该电荷累积前采样电容器1013-2中保持着1周期前的电荷。在对采样电容器1013-2的输入电荷的累积的同时，相间电容器1022被连接到采样电容器1013-4，进行电荷共享。
第3动作：在控制信号s3为“高”的期间中，采样电容器1013-3被连接到ta1011，输入电荷被累积在采样电容器1013-3中。在紧接该电荷累积前采样电容器1013-3中保持着1周期前的电荷。在对采样电容器1013-3的输入电荷的累积的同时，相间电容器1022被连接到采样电容器1013-1，进行电荷共享。
第4动作：在控制信号s4为“高”的期间中，采样电容器1013-4被连接到ta1011，输入电荷被累积在采样电容器1013-4中。在紧接该电荷累积前采样电容器1013-4中保持着1周期前的电荷。在对采样电容器1013-4的输入电荷的累积的同时，相间电容器1022被连接到采样电容器1013-2，进行电荷共享。
均衡器电路100对每个周期tck顺序地反复进行第1动作、第2动作、第3动作、第4动作。通过顺序地反复进行第1动作至第4动作，输入电荷的累积以采样电容器1013-1、1013-2、1013-3、1013-4的顺序反复进行。此外，相间电容器1022以ib相路径、qb相路径、i相路径、q相路径的顺序反复连接。而且，相间电容器1022与采样电容器1013-3、1013-4、1013-1、1013-2顺序地进行电荷共享。
即，在该情况下，第1开关(第1相间开关)1021-1、第2开关(第2相间开关)1021-2、第3开关(第3相间开关)1021-3、第4开关(第4相间开关)1021-4的各开关的连接顺序是从第n(n为从1到4的其中一个整数)开关起升序。而且，接续第4开关1021-4，第1开关1021-1连接到4相的连接路径。通过开关1021反复连接到4相的连接路径，相间电容器1022以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序反复连接到4相的连接路径。相间电容器1022通过与采样电容器1013-3、1013-4、1013-1、1013-2顺序地进行电荷共享，以tck间隔累积输入电荷的采样电容器1013中保持的电荷和以tck/4间隔反复进行电荷共享的相间电容器1022中保持的电荷进行电荷共享。
此外，在该情况下，对采样电容器1013的输入电荷的累积的定时、采样电容器1013和相间电容器1022的电荷共享的定时，在各采样电容器1013中不同，但输入电荷的累积的顺序和电荷共享的顺序相同。
接着，对于从第1动作到第4动作，有关作为频率特性的核心的离散系统，数学地说明。
将相间电容器1022的电容值设为cim，将采样电容器1013的电容值设为cs，将第n(n：整数)输入电荷设为qin(n)，将第n输出电压和第n-1输出电压分别设为vout(n)和vout(n-1)时，均衡器电路100中的第n(n：整数)的电荷共享的概略能够通过式(1)的差分方程式记述。
qin(n)+jcimvout(n)+csvout(n-1)＝(cs+cim)vout(n)(1)
在式(1)中，左边第1项相当于输入电荷，左边第2项相当于相间电容器1022中保持的电荷，即，通过1/4周期前的电荷共享所保持的电荷。虚数单位j起因于相间电容器1022进行偏移了1/4周期的电荷共享。左边第3项是采样电容1011中保持的1周期前的电荷。通过z变换，将第n输入电荷设为qin(n)＝(cs+cim)avin(n)时(a是由输入的电荷累积而确定的系数)，作为均衡器电路100的离散系统的核心的传递函数hd概略地通过式(2)表示。
其中，ωin是输入电压信号的角频率。通过在传递函数hd中实现虚数单位j，能够实现相对中心左右非对称的频率特性。
说明均衡器电路100的频率特性。图6a是表示实施方式1的均衡器电路100的频率特性的电路仿真的结果的图。图6a的横轴表示输出频率，纵轴表示增益。再有，输出频率以输入频率-fck表示。图6a表示cs为50ff、fck为60ghz、gm为10ms，cim作为参数在从10ff到40ff的范围中变化的情况中的均衡器电路100的频率特性。再有，均衡器电路100也可以将cim固定，将cs作为参数。
如图6a所示，在控制信号s3、s4、s1、s2分别输入到相间连接单元102的端子e～h的情况下，均衡器电路100能够实现增益的峰值相对中心偏移到负侧的频率特性。
再有，如图4a、图4c的括弧内的控制信号所示，在分别对相间连接单元102的端子e～h输入了控制信号s3、s2、s1、s4的情况下，本实施方式的均衡器电路100具有不同的频率特性。
在控制信号s3、s2、s1、s4分别输入到相间连接单元102的端子e～h的情况下，第1开关(第1相间开关)1021-1、第2开关(第2相间开关)1021-2、第3开关(第3相间开关)1021-3、第4开关(第4相间开关)1021-4的各开关从第m(m为从1到4的其中一个整数)开关起以降序连接。而且，接续第1开关1021-1，第4开关1021-4连接到4相的连接路径。通过开关1021反复连接到4相的连接路径，相间电容器1022以ib相路径、q相路径、i相路径、qb相路径的顺序反复连接。即，对于i相、q相、ib相、qb相这样的相位旋转的顺序，相间电容器1022相反顺序地连接到4相的连接路径。
然后，在该情况下，相间电容器1022和采样电容器1013之间中的电荷共享的顺序与采样电容器1013中的输入电荷的累积的顺序相反。具体地说，输入电荷的累积以采样电容器1013-1、1013-2、1013-3、1013-4的顺序反复进行，另一方面，电荷共享通过相间电容器1022以采样电容器1013-3、1013-2、1013-1、1013-4的顺序反复连接来进行。
相间电容器1022对于i相、q相、ib相、qb相这样的相位旋转的顺序，相反顺序地连接到4相的连接路径，所以进行错开了每3/4周期(即，-1/4周期)的电荷共享。其结果，在均衡器电路100的传递函数hd中，加在虚数单位j上的符号反转。通过加在传递函数hd的虚数单位j上的符号反转，均衡器电路100能够实现增益峰值相对于中心偏移到正侧的频率特性。在相间电容器1022对于相位旋转的顺序以正向顺序连接到4相的连接路径的情况下，虚数单位为负，在相间电容器1022对于相位旋转的顺序以相反顺序连接到4相的连接路径的情况下，虚数单位为正。
图6b表示控制信号s3、s2、s1、s4分别输入到相间连接单元102的端子e～h的情况下的频率特性。图6b中的纵轴、横轴、以及各元件的参数与图6a是同样的。在相间电容器1022对于i相、q相、ib相、qb相这样的相位旋转的顺序以相反顺序连接到4相的连接路径的情况下，如图6b所示，均衡器电路100能够实现增益峰值相对于中心偏移到正侧的频率特性。
[效果]
如以上，根据本实施方式，通过相间电容器1022顺序地连接到4相的连接路径，进行错开了1/4周期(或者-1/4周期)的电荷共享，对传递函数hd能够实现虚数单位j。通过对传递函数hd实现虚数单位j，如图6a、图6b所示，本实施方式的均衡器电路100具有相对于中心左右非对称的频率特性。因此，本实施方式的均衡器电路能够实现可调整频带内偏差的滤波器。即，例如，本实施方式的均衡器电路能够进行减小因图1a所示的rf电路的频率特性引起的频带内偏差的均衡处理。
此外，在本实施方式中，不进行从连续时间信号向离散时间信号的转换，所以相比以往的离散时间模拟电路，能够减少开关的数。因此，在本实施方式中，即使在实现了超过数ghz那样的宽带的通过特性的情况下，也能够抑制时钟的负荷、寄生电容的影响。即，本实施方式的均衡器电路100是适于宽带动作的电路。
再有，均衡器电路100通过将采样电容器1013以及相间电容器1022设为可变电容，特性的变更容易。由此，例如，对于周围温度或电源电压的变化等的通信环境的变化、或电路元件的偏差的影响，可自适应地特性变更。
作为可变电容的结构，可列举通过开关控制所连接的电容数的方法、和通过电压控制对变容二极管电容施加的电压值使电容值变化的方法。这在以后的实施方式中也是同样。
此外，开关1012、1021也可以由晶体管构成。在通过微细cmos工艺制造晶体管的情况下，作为普通的晶体管的结构，已知采用了nmos晶体管的结构、采用了pmos晶体管的结构、采用了nmos和pmos的互补型开关的结构。
此外，在上述说明中，在图4a～图4c中，表示了对采样电容器1013的电荷累积、采样电容器1013和相间电容器1022之间的电荷共享以不同的定时进行的情况，但本发明不限于此。电荷累积和电荷共享也可以以相同的定时进行。在电荷累积和电荷共享以相同的定时进行的情况下，端子e～h上被分别输入控制信号s1、s2、s3、s4。即，在偏移到低频侧的情况下，在端子e～h上，可以被分别输入s1、s2、s3、s4，可以被分别输入s2、s3、s4、s1，可以被分别输入s3、s4、s1、s2，也可以被分别输入s4、s1、s2、s3。
此外，根据要实现的频率特性，也可以对相间电容器cim加上缓冲器，输出相间电容器的电压。
(实施方式2)
接着，说明本发明的实施方式2。本实施方式是连接了多个实施方式1的均衡器电路100的结构的电路结构。
[均衡器电路200的结构和动作]
图7是表示实施方式2的均衡器电路200的结构的一例的图。图7所示的均衡器电路200具有：iq混频器201-1、201-2；相间连接单元202-1、202-2；时钟生成电路(控制信号生成电路)203；以及输出缓冲器204-1～204-4。时钟生成电路203与图4a所示的时钟生成电路103是同样的。
iq混频器201-1、201-2的结构与图4b所示的iq混频器101的结构是同样的。此外，相间连接单元202-1、202-2的结构与图4c所示的相间连接单元102的结构是同样的。但是，输入到相间连接单元202-1的控制信号和输入到202-2的控制信号彼此不同。
具体地说，在相间连接单元202-1的端子e～h上，被分别输入控制信号s3、s4、s1、s2。在该情况下，相间连接单元202-1的相间电容器1022以ib相路径、qb相路径、i相路径、q相路径的顺序反复连接。而且，相间连接单元202-1的相间电容器1022与iq混频器201-1的采样电容器1013-3、1013-4、1013-1、1013-2顺序地进行电荷共享。即，第1开关(第1相间开关)1021-1、第2开关(第2相间开关)1021-2、第3开关(第3相间开关)1021-3、第4开关(第4相间开关)1021-4的各开关的连接顺序是从第n(n为从1到4的其中一个整数)开关起升序。而且，接续第4开关1021-4，第1开关1021-1连接到4相的连接路径。通过开关1021反复连接到4相的连接路径，相间连接单元202-1的相间电容器1022以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序连接到4相的连接路径。而且，在由iq混频器201-1和相间连接单元202-1构成的电路中，输入电荷的累积的顺序和电荷共享的顺序相同。
另一方面，在相间连接单元202-2的端子e～h上，被分别输入控制信号s3、s2、s1、s4。在该情况下，相间连接单元202-2的相间电容器1022以ib相路径、q相路径、i相路径、qb相路径的顺序反复连接。而且，相间连接单元202-1的相间电容器1022与iq混频器201-2的采样电容器1013-3、1013-2、1013-1、1013-4顺序地进行电荷共享。即，第1开关(第1相间开关)1021-1、第2开关(第2相间开关)1021-2、第3开关(第3相间开关)1021-3、第4开关(第4相间开关)1021-4的各开关从第m(m为从1到4的其中一个整数)开关起以降序连接。而且，接续第1开关1021-1，第4开关1021-4连接到4相的连接路径。通过开关1021反复连接，相间连接单元202-1的相间电容器1022相对于i相、q相、ib相、qb相这样的相位旋转的顺序，以相反顺序连接到4相的连接路径。而且，在由iq混频器201-2和相间连接单元202-2构成的电路中，电荷共享的顺序与输入电荷的累积的顺序相反。
在均衡器电路200中，连接到iq混频器201-1的相间连接单元202-1和连接到iq混频器201-2的相间连接单元202-2的各自中的开关1021的连接顺序彼此不同。
有关具体的均衡器电路200的动作，与实施方式1中说明的均衡器电路100的动作是同样的，所以省略其说明。
在由iq混频器201-1和相间连接单元202-1构成的电路中，相间电容器1022以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序连接到4相的连接路径，所以如实施方式1中说明的，能够实现增益的峰值相对于中心移动到负侧的频率特性。此外，在由iq混频器201-2和相间连接单元202-2构成的电路中，相间电容器1022以相对于i相、q相、ib相、qb相这样的相位旋转的顺序相反顺序地连接到4相的连接路径，所以如实施方式1中说明的，能够实现增益的峰值相对于中心移动到正侧的频率特性。
在图7中，输出缓冲器204-1～204-4分别连接到与从iq混频器201-1输出的信号的相位和从iq混频器201-2输出的信号的相位为反相的关系的路径。输出缓冲器204-1～204-4是将输入的2个信号之差输出的结构。例如，输出缓冲器204-1连接到从iq混频器201-1输出i相的信号的i相路径和从iq混频器201-2输出ib相的信号的ib相路径，输出i相的信号和ib相的信号之差。即，输出缓冲器204-1～204-4分别为输出反相信号之差的结构。
即，输出缓冲器204-1～204-4输出实施方式1的、向负侧移动频率特性的电路和向正侧移动频率特性的电路的反相信号之差。
这里，表示了输出反相信号之差的输出缓冲器的结构，但也可以构成输出缓冲器，使得输出同相信号之差、同相信号之和、反相信号之和。
例如，输出同相信号之和的输出缓冲器也可以分别连接到从iq混频器201-1输出的信号的相位和从iq混频器201-2输出的信号的相位为同相关系的路径。而且，输出缓冲器将输入的2个信号之和输出。例如，输出缓冲器204-1也可以连接到从iq混频器201-1输出i相的信号的i相路径和从iq混频器201-2输出i相的信号的i相路径，输出各个iq混频器输出的i相的信号之和。
接着，具体地说明均衡器电路200的频率特性。图8是表示实施方式2的均衡器电路200的频率特性的电路仿真的结果的图。图8的横轴表示输出频率，纵轴表示增益。再有，输出频率以输入频率-fck表示。此外，图8是cs＝50ff、fck＝60ghz、gm＝10ms，将相间电容器的电容值作为参数从cim1＝30ff及cim2＝40ff(图8的实线(a))变化为cim1＝40ff及cim2＝30ff(图8的虚线(b))的情况下的均衡器电路200的频率特性。这里，将相间连接单元202-1内的相间电容器1022的电容值设为cim1，将相间连接单元202-1内的相间电容器1022的电容值设为cim2。
如图8所示，均衡器电路200能够实现具有相对于中心偏移到负侧的增益的峰值和偏移到正侧的增益的峰值的频率特性。即，均衡器电路200可实现在通带中具有波动的左右非对称的频率特性。
再有，均衡器电路200也可以将cim1及cim2固定，将cs1及cs2作为参数。cs1是iq混频器201-1的电容值。cs2是iq混频器201-2的电容值。此外，在图7中，作为例子表示了连接了2个图4a所示的均衡器电路100的均衡器电路200，但均衡器电路200也可以连接3个以上的均衡器电路100。
再有，在图7中，输入到相间连接单元202-1的控制信号的顺序和输入到相间连接单元202-2的控制信号的顺序为相反顺序。但是，根据要实现的频率特性，输入到相间连接单元202-1的控制信号的顺序和输入到相间连接单元202-2的控制信号的顺序也可以为相同顺序。
再有，根据校正对象的频率特性，也可以共用iq混频器的内部的ta(图4b的ta1011)。
[效果]
如以上，根据本实施方式，通过连接多个实施方式1的结构，可实现在通带中具有波动的左右非对称的频率特性。由此，对于增益峰值不同的多级的rf放大器的频率特性、在频带内具有波动的传播路径的频率特性，本实施方式的均衡器电路200能够降低频带内偏差。
(实施方式3)
接着，说明本发明的实施方式3。本实施方式中的均衡器电路是更简单地实现与实施方式1的均衡器电路100同等的特性的结构。
[均衡器电路300的结构和动作]
图9是表示实施方式3的均衡器电路300的结构的一例的图。图9所示的均衡器电路300具有：包含相间电容器302的iq混频器301；时钟生成电路303；以及输出缓冲器304-1～304-4。均衡器电路300的结构，除了相间电容器302连接到iq混频器301内的ta3011的输出侧，取代图4a～图4c所示的均衡器电路100中的相间连接单元102之外，与均衡器电路100是同样的结构，所以省略详细的说明。时钟生成电路303与图4a所示的时钟生成电路103是同样的。
本实施方式与实施方式1不同的点在于，相间电容器302连接到iq混频器301内的ta3011的输出侧。相间电容器302被包含在iq混频器301中，所以在本实施方式中，在均衡器电路300中不包含实施方式1中说明的相间连接单元。
相间电容器302保持1/4周期前的电荷，作为均衡器电路300的动作开始前的初始状态。
[均衡器电路300的动作]
接着，说明均衡器电路300中的动作。
与实施方式1的均衡器电路100同样地，均衡器电路300对每个周期tck进行电荷共享和电荷累积。均衡器电路300将以下的3种电荷进行电荷共享。
(2-a)ta3011将输入电压信号vin转换为电流所得的电荷(以下，记载为输入电荷)
(2-b)相间电容器302保持的电荷
(2-c)采样电容器3013保持的电荷
均衡器电路300通过基于图5所示的控制信号s1～s4的开关3012-1～3012-4的控制(导通和截止)，在1周期(1tck)内进行接下来的4个动作，对每个周期tck反复进行这些动作。
第1动作：控制信号s1为“高”的期间中，输入电荷被累积在相间电容器302和采样电容器3013-1中。在紧接该电荷累积之前，在相间电容器302中保持1/4周期前的电荷，在采样电容器3013-1中被累积1周期前的电荷。在输入电荷的累积的同时，相间电容器302和采样电容器3013-1进行电荷共享。
第2动作：控制信号s2为“高”的期间中，输入电荷被累积在相间电容器302和采样电容器3013-2中。在紧接该电荷累积之前，在相间电容器302中保持1/4周期前的电荷，在采样电容器3013-2中被累积1周期前的电荷。在输入电荷的累积的同时，相间电容器302和采样电容器3013-2进行电荷共享。
第3动作：控制信号s3为“高”的期间中，输入电荷被累积在相间电容器302和采样电容器3013-3中。在紧接该电荷累积之前，在相间电容器302中保持1/4周期前的电荷，在采样电容器3013-3中被累积1周期前的电荷。在输入电荷的累积的同时，相间电容器302和采样电容器3013-3进行电荷共享。
第3动作：控制信号s4为“高”的期间中，输入电荷被累积在相间电容器302和采样电容器3013-4中。在紧接该电荷累积之前，在相间电容器302中保持1/4周期前的电荷，在采样电容器3013-4中累积着1周期前的电荷。在输入电荷的累积的同时，相间电容器302和采样电容器3013-4进行电荷共享。
输出缓冲器304-1～304-4被输入在i相、q相、ib相、qb相的4相各自中的、输入电荷的累积的连续的电压变化，以及采样电容器和相间电容器的电荷共享造成的瞬时的电压变化，将这些电压变化直接输出，或乘以固定倍数将输出电压信号输出。
均衡器电路300对每个周期tck反复进行第1动作、第2动作、第3动作、第4动作。通过反复进行第1动作至第4动作，输入电荷的累积以采样电容器3013-1、3013-2、3013-3、3013-4的顺序反复进行。而且，相间电容器302与采样电容器3013-1、3013-2、3013-3、3013-4顺序地进行电荷共享。在该情况下，输入电荷的累积的顺序和电荷共享的顺序也是相同的，输入电荷的累积的定时和电荷共享的定时也是相同的。
对于第1动作至第4动作，与作为频率特性的核心的离散系统有关的数学上的表达，与实施方式1是同样的。由此，与实施方式1同样地，在传递函数hd中能够实现复数系数j。因此，均衡器电路300能够实现与图6a同样的频率特性。
[效果]
如以上，根据本实施方式，具有图6a所示的、相对于中心左右非对称的频率特性，能够实现可调整频带内偏差的滤波器。即，根据本实施方式，例如，能够减小起因于图1a所示的rf电路的频率特性造成的频带内偏差。此外，通过将相间电容器302连接到ta3011的输出，以比实施方式1简单的结构，能够实现与实施方式1同样的特性。
(实施方式4)
接着，说明本发明的实施方式4。本实施方式是将实施方式1的均衡器电路100的相间连接单元102连接了多个的电路结构。
[均衡器电路400的结构]
图10是表示实施方式4的均衡器电路400的结构的一例的图。图10所示的均衡器电路400具有：iq混频器401；相间连接单元402-1、402-2；时钟生成电路403；以及输出缓冲器404-1～404-4。iq混频器401的结构与图4b所示的iq混频器101的结构是同样的。相间连接单元402-1、402-2的结构与图4c所示的相间连接单元102的结构是同样的。时钟生成电路403与图4a所示的时钟生成电路103是同样的。输出缓冲器404-1～404-4分别与图4a所示的输出缓冲器104-1～104-4是同样的。
即，均衡器电路400的结构是在实施方式1所示的均衡器电路100中追加了一个相间连接单元的结构。
[均衡器电路500的结构]
图11是表示实施方式4的均衡器电路500的结构的一例的图。图11所示的均衡器电路500具有：iq混频器501；相间连接单元502-1、502-2、502-3；时钟生成电路503；以及输出缓冲器504-1～504-4。iq混频器501的结构与图4b所示的iq混频器101的结构是同样的。相间连接单元502-1、502-2、502-3的结构与图4c所示的相间连接单元102是同样的。时钟生成电路503的结构与图4a所示的时钟生成电路103是同样的。输出缓冲器504-1～504-4分别与图4a所示的输出缓冲器104-1～104-4是同样的结构。
即，均衡器电路500的结构是在实施方式1所示的均衡器电路100中追加了2个相间连接单元的结构。
[均衡器电路600的结构]
图12是表示实施方式4的均衡器电路600的结构的一例的图。图12所示的均衡器电路600具有：iq混频器601；相间连接单元602-1、602-2、602-3、602-4；时钟生成电路603；以及输出缓冲器604-1～604-4。iq混频器601的结构与图4b所示的iq混频器101的结构是同样的。相间连接单元602-1～602-4的结构与图4c所示的相间连接单元102的结构是同样的。时钟生成电路603与图4a所示的时钟生成电路103是同样的。输出缓冲器604-1～604-4分别与图4a所示的输出缓冲器104-1～104-4是同样的。
即，均衡器电路600的结构是在实施方式1所示的均衡器电路100中追加了3个相间连接单元的结构。
输入到均衡器电路400、500、600中的多个相间连接单元的控制信号，在各个相间连接单元中不同。因此，均衡器电路400、500、600具有的各相间连接单元的开关1021-1～1021-4的连接的定时在相间连接单元间不同。例如，在均衡器电路400中，相间连接单元402-1的端子e中被输入控制信号s1，所以相间连接单元402-1的开关1021-1在控制信号s1为“高”的期间中被连接。另一方面，相间连接单元402-2的端子e中被输入控制信号s2，所以相间连接单元402-2的开关1021-1在控制信号s2为“高”的期间中被连接。即，在均衡器电路400中，相间连接单元402-1、402-2各自具有的开关1021-1在彼此不同的定时被连接。在相间连接单元402-1、402-2各自具有的开关1021-2、1021-3、1021-4中也是同样。此外，在均衡器电路500、600中也是同样。
均衡器电路400、500、600具有的各相间连接单元的开关1021-1～1021-4的连接的定时在相间连接单元间不同，另一方面，各相间连接单元的开关1021-1～1021-4被反复连接的连接顺序是彼此相同。其结果，相间电容器的连接顺序是与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序。而且，相间电容器和采样电容器的电荷共享的顺序与采样电容器中的输入电荷的累积的顺序相同。
例如，均衡器电路600的情况下，输入电荷的累积以采样电容器1013-1、1013-2、1013-3、1013-4的顺序反复进行。
而且，相间连接单元602-1的相间电容器1022以iq混频器601的采样电容器1013-1、1013-2、1013-3、1013-4的顺序反复连接，进行电荷共享。相间连接单元602-2的相间电容器1022以iq混频器601的采样电容器1013-2、1013-3、1013-4、1013-1的顺序反复连接，进行电荷共享。相间连接单元602-3的相间电容器1022以iq混频器601的采样电容器1013-3、1013-4、1013-1、1013-2的顺序反复连接，进行电荷共享。相间连接单元602-4的相间电容器1022以iq混频器601的采样电容器1013-4、1013-1、1013-2、1013-3的顺序反复连接，进行电荷共享。
在均衡器电路400、500、600中，相间电容器的连接顺序与i相、q相、ib相、qb相这样的相位旋转的顺序是相同的顺序，所以如实施方式1中说明的，均衡器电路400、500、600能够实现增益的峰值相对于中心偏移到负侧的频率特性。而且，在使相间连接单元的连接数增加的情况下，能够使移动量增加。
再有，在以相对于i相、q相、ib相、qb相这样的相位旋转的顺序相反顺序地连接相间电容器的控制信号被输入到各相间连接单元的情况下，可使均衡器电路的频率特性成为相对于中心使增益的峰值移动到正侧。
具体地，说明均衡器电路400、500、600的频率特性。图13是表示实施方式4的均衡器电路400、500、600的频率特性的电路仿真的结果的图。图13的横轴表示输出频率，纵轴表示以最大增益标准化的增益。再有，输出频率以输入频率-fck表示。此外，在图13中，作为比较例，还表示了实施方式1所示的均衡器电路100的频率特性。图13表示相同条件下的、均衡器电路100、400、500、600的频率特性。条件是cs＝50ff、fck＝60ghz、gm＝10ms、相间电容器的电容值cim＝40ff。
如图13所示，均衡器电路的相间连接单元的数越多，在i相、q相、ib相、qb相的各自的相的系统中，相间电容器的连接次数增加，所以在频率特性中，相对中心的增益峰值的移动量越大。
[效果]
如以上，根据本实施方式，通过在均衡器电路中连接多个相间连接单元的结构，即使相同的电路元件值(采样电容器和相间电容器的电容值)也可将增益峰值的频率方向中的移动量增大。
(实施方式5)
接着，说明本发明的实施方式5。本实施方式是将实施方式2和实施方式4的均衡器电路连接了多个的电路结构。
[均衡器电路700的结构和动作]
图14是表示实施方式5的均衡器电路700的结构的一例的图。图14所示的均衡器电路700具有：iq混频器701-1、701-2、701-3；相间连接单元702-1～702-6；时钟生成电路703；以及输出缓冲器704-1～704-8。时钟生成电路703与图4a所示的时钟生成电路103是同样的。
iq混频器(第1转换单元)701-1、iq混频器(第2转换单元)701-2、iq混频器(第3转换单元)701-3的结构与图4b所示的iq混频器101的结构是同样的。此外，相间连接单元702-1～702-6的结构与图4c所示的相间连接单元102的结构是同样的。但是，输入到相间连接单元(第1相间连接单元)702-1、相间连接单元(第2相间连接单元)702-2、相间连接单元702-3、相间连接单元702-4、相间连接单元702-5、相间连接单元702-6的控制信号分别不同。
输出缓冲器704-1～704-8是输出被输入的2个信号之差的结构。在图14的情况下，输出缓冲器704-1～704-8为输出反相信号之差的结构。
在均衡器电路700中，包含iq混频器701-1、701-2、相间连接单元702-1、702-2、以及输出缓冲器704-1～704-4的部分的结构与实施方式2的均衡器电路200是同样的。
此外，在均衡器电路700中，包含iq混频器701-3、相间连接单元702-3～702-6的部分的结构与除去了输出缓冲器的实施方式4的均衡器电路600是同样的。
即，本实施方式的均衡器电路700是并联连接了实施方式2的均衡器电路200和实施方式4的均衡器电路600的结构。实施方式2的均衡器电路200是连接了2个实施方式1的均衡器电路100的结构。即，本实施方式的均衡器电路700是连接了3个均衡器电路的结构。再有，有关均衡器电路700的动作，与实施方式1等中说明的动作是同样的动作，所以省略详细的说明。
而且，本实施方式的均衡器电路700具有输出实施方式2的均衡器电路200的反相信号和实施方式4的均衡器电路400的反相信号之差的结构。
这里，表示了输出反相信号之差的输出缓冲器结构，但也可以构成输出缓冲器，使其输出同相信号之差、同相信号之和、反相信号之和。
此外，根据校正对象的频率特性，也可以共用iq混频器内部的ta。
具体地说，说明均衡器电路700的频率特性。图15是表示实施方式5的均衡器电路700的频率特性的电路仿真的结果的图。图15的横轴表示输出频率，纵轴表示增益。再有，输出频率以输入频率-fck表示。此外，将iq混频器701-1～701-3内的ta的跨导值分别设为gm1、gm2、gm3。将相间连接单元702-1～702-3内的相间电容器的电容值分别设为cim1、cim2、cim3。此外，与相间连接单元702-3同样地，相间连接单元702-4～702-6内的相间电容器的电容值为cim3。图15的电路仿真表示cs＝50ff、fck＝60ghz、cim1＝30ff、cim2＝40ff、cim3＝20ff，使gm1、gm2、gm3多种变化的情况下的频率特性。图15的实线(a)表示gml＝10ms、gm2＝5ms、gm3＝30ms的情况下的频率特性。图15的虚线(b)表示gm1＝gm2＝gm3＝10ms的情况下的频率特性。图15的虚线(c)表示gm1＝5ms、gm2＝10ms、gm3＝30ms的情况下的频率特性。如图15所示，可知通过3个的均衡器电路的连接，在频率特性上得到多个波动。
[效果]
如以上，根据本实施方式，通过将进行周期时变连续时间处理的均衡器电路连接多个，可实现在通带中具有波动的左右非对称的频率特性。由此，即使在增益峰值不同的多级的rf放大器的频率特性和根据伝播频道在频带内出现了波动的情况下，根据本实施方式，也能够降低频带内偏差。
再有，在本实施方式的例子，说明了将实施方式2的均衡器电路200(连接了2个实施方式1的均衡器电路100的结构)和实施方式4的均衡器电路600并联地连接的结构，但实施方式1的均衡器电路100的数和实施方式4的均衡器电路600的数不限于此。不在意任意地变更左移动(负侧移动)、右移动(正侧移动)、相间连接单元的数。即，也可以多个并联地准备具有任意的数的相间连接单元的均衡器电路，将输出合成。根据环境，也可以变更使用的均衡器电路的数、相间连接单元的数、左移动和右移动，变更频率特性。
(实施方式6)
说明本发明的实施方式6。本实施方式将各实施方式的均衡器电路设为由正相和反相的2系统构成的差动结构。在将均衡器电路设为差动结构的情况下，通过在正相和反相的各自上连接各实施方式所示的均衡器电路，能够得到与上述说明的各实施方式的效果同样的效果。
此外，在将均衡器电路设为差动结构的情况下，变更相间电容器相对正相和反相的各自的i相路径、q相路径、ib相路径、qb相路径的4相的连接路径的连接位置。由此，相关电容器能够以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序连接，并且进行偏移了3/4周期(即，-1/4周期)的电荷共享。其结果，在均衡器电路的传递函数中，加在虚数单位上的符号反转，所以能够实现具有增益峰值相对于中心偏移到正侧的频率特性的均衡器电路。以下，参照图16，说明将实施方式1中所示的均衡器电路100设为差动结构，相关电容器以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序连接，并且进行偏移了3/4周期(即，-1/4周期)的电荷共享的例子。
图16是表示实施方式6的均衡器电路800的一例的图。均衡器电路800是将实施方式1的均衡器电路100设为差动结构的电路。再有，表示图16的端子t1～t4、和端子t1b～t4b中的连接的线，为了便于说明而省略。
ta8011将输入的模拟信号即输入电压信号vin转换为正相(图16的正(+)侧)和反相(图16的负(-)侧)的2系统的电流并输出。以下，将在输出正相的电流的侧所设置的结构称为正相系统，将在输出反相的电流的侧所设置的结构称为反相系统。
在正相系统中，开关8012-1～8012-4、采样电容器8013-1～8013-4、和输出缓冲器804-1～804-4分别与图4a、4b所示的开关1012-1～1012-4、采样电容器1013-1～1013-4、和输出缓冲器104-1～104-4是同样的。与实施方式1同样地，将在正相系统中输出i相的信号的路径、输出q相的信号的路径、输出ib相的信号的路径、输出qb相的信号的路径分别称为正相系统的i相路径、q相路径、ib相路径、qb相路径。
在反相系统中，开关8012-5～8012-8、采样电容器8013-5～8013-8、和输出缓冲器804-5～804-8分别与图4a、4b所示的开关1012-1～1012-4、采样电容器1013-1～1013-4、和输出缓冲器104-1～104-4是同样的。与实施方式1同样地，将反相系统中输出i相的信号的路径、输出q相的信号的路径、输出ib相的信号的路径、输出qb相的信号的路径分别称为反相系统的i相路径、q相路径、ib相路径、qb相路径。
时钟生成电路803与图4a所示的时钟生成电路103是同样的，供给图5所示的4相的控制信号s1、s2、s3和s4。
相间连接单元802-1、802-2的结构与图4c所示的相间连接单元102的结构是同样的。但是，相间连接单元802-1、802-2的端子t1～t4、t1b～t4b的连接位置与相间连接单元102中的端子t1～t4的连接位置不同。接着，基于相间连接单元的端子的连接位置不同，说明均衡器电路800的动作。
均衡器电路800通过基于图5所示的控制信号s1～s4的开关8012-1～8012-8和开关8021-1～8021-8的控制(导通和截止)，在1周期(1tck)内进行接下来的4个动作，对每个周期tck反复进行这些动作。
第1动作：控制信号s1为“高”的期间中，采样电容器8013-1连接到ta8011的正相输出侧，输入电荷被累积在采样电容器8013-1中。此外，采样电容器8013-5连接到ta8011的反相输出侧，输入电荷被累积在采样电容器8013-5中。在紧接该电荷累积之前，在采样电容器8013-1、8013-5中分别保持1周期前的电荷。在对采样电容器8013-1、8013-5的输入电荷的累积的同时，相间电容器8022-1连接到采样电容器8013-3，相间电容器8022-2连接到采样电容器8013-7，分别进行电荷共享。
第2动作：控制信号s2为“高”的期间中，采样电容器8013-2连接到ta8011的正相输出侧，输入电荷被累积在采样电容器8013-2中。此外，采样电容器8013-6连接到ta8011的反相输出侧，输入电荷被累积在采样电容器8013-6中。在紧接该电荷累积之前，在采样电容器8013-2、8013-6中分别保持1周期前的电荷。在对采样电容器8013-2、8013-6的输入电荷的累积的同时，相间电容器8022-1连接到采样电容器8013-8，相间电容器8022-2连接到采样电容器8013-4，分别进行电荷共享。
第3动作：控制信号s3为“高”的期间中，采样电容器8013-3连接到ta8011的正相输出侧，输入电荷被累积在采样电容器8013-3中。此外，采样电容器8013-7连接到ta8011的反相输出侧，输入电荷被累积在采样电容器8013-7中。在紧接该电荷累积之前，在采样电容器8013-3、8013-7中分别保持1周期前的电荷。在对采样电容器8013-3、8013-7的输入电荷的累积的同时，相间电容器8022-1连接到采样电容器8013-1，相间电容器8022-2连接到采样电容器8013-5，分别进行电荷共享。
第4动作：控制信号s4为“高”的期间中，采样电容器8013-4连接到ta8011的正相输出侧，输入电荷被累积在采样电容器8013-4中。此外，采样电容器8013-8连接到ta8011的反相输出侧，输入电荷被累积在采样电容器8013-8中。在紧接该电荷累积之前，在采样电容器8013-4、8013-8中分别保持1周期前的电荷。在对采样电容器8013-4、8013-8的输入电荷的累积的同时，相间电容器8022-1连接到采样电容器8013-6，相间电容器8022-2连接到采样电容器8013-2，分别进行电荷共享。
均衡器电路800对每个周期tck顺序地反复进行第1动作、第2动作、第3动作、第4动作。通过顺序地反复进行第1动作至第4动作，正相系统中的输入电荷的累积以采样电容器8013-1、8013-2、8013-3、8013-4的顺序反复进行。此外，相间电容器8022-1以正相系统的ib相路径、反相系统的qb相路径、正相系统的i相路径、反相系统的q相路径的顺序反复连接到4相的连接路径。而且，相间电容器8022-1与采样电容器8013-3、8013-8、8013-1、8013-6顺序地进行电荷共享。此外，相间电容器8022-2以反相系统的ib相路径、正相系统的qb相路径、反相系统的i相路径、正相系统的q相路径的顺序反复连接到4相的连接路径。而且，相间电容器8022-2与采样电容器8013-7、8013-4、8013-5、8013-2顺序地进行电荷共享。
在正相系统和反相系统中，在各路径中，相位彼此180°不同。例如，反相系统的qb相路径的信号的相位与正相系统的q相的信号的相位同等。此外，正相系统的qb相路径的信号的相位与反相系统的q相路径的信号的相位同等。即，相间电容器8022-1以正相系统的ib相路径、反相系统的qb相路径、正相系统的i相路径、反相系统的q相路径的顺序反复连接这样的连接顺序，与相间电容器8022-1以正相系统的ib相路径、正相系统的q相路径、正相系统的i相路径、正相系统的qb相路径的顺序连接这样的连接顺序同等。此外，在相间电容器8022-2中也是同样。因此，相间电容器能够一边以与i相、q相、ib相、qb相这样的相位旋转的顺序相同的顺序连接，一边进行偏移了3/4周期(即，-1/4周期)的电荷共享。其结果，在实施方式6的均衡器电路800的传递函数中，通过使加在虚数单位上的符号反转，能够实现增益峰值相对于中心偏移到正侧的频率特性。
(实施方式7)
说明本发明的实施方式7。本实施方式是对于实施方式1的均衡器电路100的iq混频器101和相间连接单元102输入与实施方式1不同的时钟(控制信号)的结构。
[均衡器电路900的结构和动作]
图17a是表示实施方式7的均衡器电路900的结构的一例的图。均衡器电路900的iq混频器101、相间连接单元102、输出缓冲器104与图4a的均衡器电路100具有同样的结构。图17a的均衡器电路900和图4a的均衡器电路100的不同点在于，均衡器电路900具有2个时钟生成电路(时钟生成电路903-1和时钟生成电路903-2)。
从时钟生成电路903-1输出的控制信号l1～l4被输入到iq混频器101。从时钟生成电路903-2输出的控制信号s1～s4被输入到相间连接单元102。
图17b中表示控制信号l1～l4的波形的一例。控制信号s1～s4的波形的一例与图5所示的波形是同样的。tl是控制信号l1～l4的脉冲宽度。周期tlo是控制信号l1～l4的周期。控制信号l1～l4的周期tlo是tlo＝tck/m。其中tck是控制信号s1～s4的周期，m是任意的正数。
控制信号l1～l4和控制信号s1～s4的频率不同。m被确定为使得控制信号l1～l4的时钟频率flo(flo＝1/tlo)与iq混频器101用于将rf信号变频为基带信号的rf信号的载波频率一致。此外，控制信号s1～s4的时钟频率fck(fck＝1/tck)被确定为基带信号的频带的数倍左右。用于变频的时钟生成电路903-1在高频下动作，而时钟生成电路903-2在低频下动作，所以时钟生成电路903-2的设计比较容易。
但是，时钟生成电路903-1和时钟生成电路903-2也可以作为一个时钟生成电路生成控制信号l1～l4、控制信号s1～s4。时钟生成电路903-1、903-2可以输出迟钝的波形的控制信号，也可以输出正弦波的控制信号并调整其偏置。由此，时钟生成电路903-1、903-2能够实现相当于占空比为25％的时钟输入的开关导通时间。
iq混频器101通过基于控制信号l1～l4对开关1012(1012-1～1012-4)(参照图4b)进行导通截止控制，将输入信号变频，并将变频后的信号输出到端子t1～t4。
相间连接单元102基于控制信号s1～s4，对连接到端子t1～t4的开关1021-1～1021-4(参照图4c)进行导通截止控制。由此，端子t1～t4的相位偏移的4相的信号通过相间电容器1022被连接。相间连接单元102将相位每偏移了90度的信号加权合成，所以实现复数滤波器特性。输出缓冲器104-1～104-4将端子t1～t4的电位乘以固定倍数并输出。
再有，相间连接单元102的数在图17a中为1个，但不限于此。相间连接单元102的数也可以为2～4个，在增加时钟的相数的情况下，也可以连接5个以上。
图18中表示实施方式7的均衡器电路900的频率特性的仿真结果。图18的横轴表示输出频率，纵轴表示增益。再有，条件为flo＝60ghz、fck＝6ghz、gm＝10ms、cs＝50ff、cim＝40ff。从图18可知，均衡器电路900能够实现增益峰值相对于中心偏移到负侧的频率特性(复数滤波器特性)。
此外，用于变频的时钟生成电路903-1在高频下动作，但时钟生成电路903-2在低频下动作，所以时钟生成电路903-2的设计比较容易。
此外，上述说明的各实施方式的均衡器电路中的、变频的开关也可以使用单平衡或双平衡的混频器。
此外，上述说明的各实施方式中的均衡器电路作为进行变频和均衡的电路进行了说明，但只要是4相的输入信号，可以仅使用均衡器，也可以变更频率特性而用作滤波器或图像除去混频器。
(实施方式8)
说明本发明的实施方式8。本实施方式与其它的实施方式1～7不同，是不变频输入信号结构。本实施方式是，对于输入信号，不进行变频而加上ct(continuoustime)/dt(discretetime)混合型的复数滤波器的结构。即，本实施方式的均衡器电路对输入的4相的基带信号的频率特性进行校正，输出被校正后的4相的基带信号。
图19a是表示实施方式8的均衡器电路1000的结构的一例的图。再有，在图19a所示的均衡器电路1000中，对与图12(实施方式4)所示的均衡器电路600同样的结构，附加相同的标号，并省略详细的说明。图19a所示的均衡器电路1000和图12(实施方式4)所示的均衡器电路600的不同点是，均衡器电路1000具有电压电流转换电路(ta)1001-1～1001-4和采样电容器1002-1～1002-4，取代iq混频器601。
例如，ta1001-1～1001-4分别具有图19b所示的理想的ta的结构。再有，电压电流转换电路(ta)1001-1～1001-4在安装时也可以由单一或多个晶体管构成。
这里，说明均衡器电路1000的动作。相位每偏移了90度的4相的输入信号(电压信号vin_i、vin_q、vin_ib、vin_qb)被输入到ta1001-1～1001-4，电压信号被转换为电流信号。电流信号的电荷被累积在采样电容器1002-1～1002-4中。相间连接单元602-1～602-4基于控制信号s1～s4，顺序地连接到端子t1～t4，使得各自连接的连接路径(端子t1～t4)不重复。由此相位每90度不同的信号被加权合成，所以均衡器电路1000能够实现复数滤波器特性。在相间连接单元602内的相间电容器1022(图4c参照)被连接到端子t1～t4时，端子t1～t4的电压不连续地变化，在除此以外时连续地变化。输出缓冲器604-1～604-4将端子t1～t4的电压乘以固定倍数并输出。
再有，相间连接单元602的数，在图19a中为4个，但不限于此。相间连接单元602的数可以仅为1～3个，在增加时钟的相数的情况下也可以连接5个以上。
图20中表示实施方式8的均衡器电路1000的频率特性的仿真结果的一例。在仿真中，vin_i和4相的输入信号之间的相位差分别设为vin_i：0°、vin_q：-90°、vin_ib：-180°、vin_qb：-270°。图20的横轴表示输出频率，纵轴表示增益(gain)。从图20可知，均衡器电路1000能够实现增益峰值相对于中心移动到正侧的频率特性(复数滤波器特性)。这样，均衡器电路1000能够实现复数滤波器特性而不变频输入信号。
再有，与至此所示的实施方式同样，能够通过使时钟的输入顺序反转，将增益峰值移动到正侧。
(实施方式9)
在实施方式8中，如图19a所示，说明具有不变频输入信号结构的均衡器电路。实施方式8中说明的不变频输入信号的结构，对其他的实施方式也能够适用。本发明的实施方式9说明对于图14所示的均衡器电路700，适用了不变频输入信号的结构的例子。
图21是表示实施方式9的均衡器电路1100的结构的一例的图。再有，在图21所示的均衡器电路1100中，对与图14所示的均衡器电路700同样的结构，附加相同的标号并省略详细的说明。与图14所示的均衡器电路700的不同点是，均衡器电路1100具有ta1101-1～ta1101-12和采样电容器1102-1～1102-12，取代iq混频器701。
再有，对ta1101和采样电容器1102中的输入信号的动作，与实施方式8所示的ta1001和采样电容器1002是同样的，所以省略详细的说明。
图21的均衡器电路1100的结构是将图19a所示的均衡器电路1000连接多个的结构。因此，均衡器电路1100没有变频。此外，与图14所示的均衡器电路700同样，图21的均衡器电路1100的结构可实现图15所示的频率特性(其中，没有变频，所以输入输出的频率相同)。
再有，相间连接单元的数、向相间连接单元输入的时钟的顺序不限于图21所示情况，也可以任意地变更。
此外，上述中说明的各实施方式中的均衡器电路，如果要校正的频率特性时间性地变化，则也可以使电路的元件值、相间连接单元的个数、时钟的输入顺序时间性地变化。
<本发明的总结>
本发明的第1方式的均衡器电路包括：
一个以上的相间连接单元，被分别输入通过转换输入信号生成的、相位每90度顺序不同的第1转换信号、第2转换信号、第3转换信号及第4转换信号，具有：第1相间开关、第2相间开关、第3相间开关及第4相间开关，一个端子分别连接到第1连接路径、第2连接路径、第3连接路径及第4连接路径；以及相间电容，连接到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的另一个端子；
控制信号生成电路，通过转换规定的频率的参考信号，相位顺序地每90度不同，控制所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的连接或开路，生成4相的控制信号，将所述4相的控制信号输出到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关；以及
第1输出缓冲器、第2输出缓冲器、第3输出缓冲器及第4输出缓冲器，分别连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径，输出4相的输出信号，
所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关基于所述4相的控制信号，每1/4周期，以规定的顺序被反复连接，
所述规定的顺序是从第n(n是从1到4的其中一个整数)相间开关起升序或降序。
本发明的第2方式的均衡器电路，在第1方式的均衡器电路中，还包括：
一个以上的转换单元，生成来自所述输入信号的所述第1转换信号、所述第2转换信号、所述第3转换信号及所述第4转换信号，所述一个以上的转换单元具有：电压电流转换电路，将所述输入信号转换为电流信号；
第1采样开关、第2采样开关、第3采样开关及第4采样开关，一端连接到所述电压电流转换电路的输出侧，另一端分别连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径；以及
第1采样电容、第2采样电容、第3采样电容及第4采样电容，一端分别连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径，另一端接地，
所述第1采样开关、所述第2采样开关、所述第3采样开关及所述第4采样开关基于所述4相的控制信号，每1/4周期，以所述第1采样开关、所述第2采样开关、所述第3采样开关及所述第4采样开关的顺序被反复连接。
本发明的第3方式的均衡器电路，在第1方式的均衡器电路中，
所述一个以上的相间连接单元并联地连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径，
所述一个以上的相间连接单元的每一个的所述规定的顺序彼此相同，
所述一个以上的相间连接单元的每一个具有的第1相间开关以彼此不同的定时被连接。
本发明的第4方式的均衡器电路，在第2方式的均衡器电路中，
所述一个以上的转换单元彼此并联地设置，
所述一个以上的相间连接单元连接到所述一个以上的转换单元的每一个，
连接到所述一个以上的转换单元的每一个的所述一个以上的相间连接单元中的所述规定的顺序彼此不同，
所述输出缓冲器连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径之中的、从所述一个以上的转换单元的每一个输出的信号的相位为反相关系的一个以上的连接路径，输出所述一个以上的转换单元的每一个输出的信号之差。
本发明的第5方式的均衡器电路，在第2方式的均衡器电路中，
所述一个以上的转换单元彼此并联地设置，
所述一个以上的相间连接单元连接到所述一个以上的转换单元的每一个，
连接到所述一个以上的转换单元的每一个的所述一个以上的相间连接单元中的所述规定的顺序彼此不同，
所述输出缓冲器连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径之中的、从所述一个以上的转换单元的每一个输出的信号的相位为同相关系的一个以上的连接路径，输出所述一个以上的转换单元的每一个输出的信号之和。
本发明的第6方式的接收装置，具有：
均衡器电路；
模拟-数字转换单元，将从所述均衡器电路输出的信号转换为数字信号；以及
数字接收处理单元，进行所述数字信号的接收处理，输出接收数据，
所述均衡器电路包括：
一个以上的相间连接单元，被分别输入通过转换输入信号生成的、相位每90度顺序不同的第1转换信号、第2转换信号、第3转换信号及第4转换信号，具有：第1相间开关、第2相间开关、第3相间开关及第4相间开关，一个端子分别连接到第1连接路径、第2连接路径、第3连接路径及第4连接路径；以及相间电容，连接到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的另一个端子；
控制信号生成电路，通过转换规定的频率的参考信号，相位顺序地每90度不同，控制所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关的连接或开路，生成4相的控制信号，将所述4相的控制信号输出到所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关；以及
第1输出缓冲器、第2输出缓冲器、第3输出缓冲器及第4输出缓冲器，分别连接到所述第1连接路径、所述第2连接路径、所述第3连接路径及所述第4连接路径，输出4相的输出信号，
所述第1相间开关、所述第2相间开关、所述第3相间开关及所述第4相间开关基于所述4相的控制信号，每1/4周期，以规定的顺序被反复连接，
所述规定的顺序是从第n(n是从1到4的其中一个整数)相间开关起升序或降序。
工业实用性
本发明对无线通信装置中的高频信号和基带信号处理电路是有用的，对于滤波器处理、均衡器处理或变频处理是有用的。
标号说明
10接收装置
11天线
12低噪声放大器
13参考频率振荡单元
14、100、200、300、400、500、600、700、800、900、1000、1100均衡器电路
15a/d转换处理单元
16数字接收处理单元
101、201、301、401、501、601、701iq混频器
102、202、402、502、602、702、802相间连接单元
103、203、303、403、503、603、703、803、903-1、903-2时钟生成电路
104、204、304、404、504、604、704、804输出缓冲器
302、1022、8022相间电容器
1001、1101、1011、3011、8011ta
1012、1021、3012、8012、8021开关
1002、1013、1102、3013、8013采样电容器