数据转换的制作方法

本说明书涉及电子数据转换，特别是涉及用于使用与数字数据相关的恢复的时钟信号来将数字数据转换成模拟数据的电子电路、系统或装置以及操作方法。

背景技术：

存在数个区域，在所述区域中产生或获取数据，并且某一参考信号在所述数据产生或获取时与之相关联。举例来说，参考信号可用于提供数据处理装置的不同部件之间的同步操作，或者参考信号可用于读取、写入或以其它方式处理数据。在数据源和数据宿彼此是本地关系的情况中，参考信号也可连同数据一起被供应到数据宿，使得数据宿能够使用所述参考信号。

然而，在数据源和数据宿并非是本地关系的情况中，则可能无法将数据和参考信号都传输给数据宿。也可能存在即使数据源和数据宿是本地关系也无法将参考信号提供给数据宿的情况。在参考信号因为任何原因而不可用于宿的此类情况下，可使用某一形式的参考信号恢复处理。一般来说，所述数据和/或原始参考信号的逼近被处理成试图再生或恢复所述原始参考信号，使得所恢复的参考信号可被数据宿用来处理数据。

理想地，所恢复的参考信号应尽可能接近原始参考信号。然而，对于较高速的数据，所恢复的参考信号与原始参考信号之间所需的的相似度可能非常高(例如，百万分之一的精确度水平)，以便试图确保所述宿对数据的可靠处理。

因此，能提供良好参考信号恢复以用于数据转换的电子电路和装置以及操作方法可能有益处。

技术实现要素：

根据本公开内容的第一方面，提供一种用于将数字数据转换成模拟数据的系统，所述系统包括：用于恢复与数字数据流相关的原始时钟信号的时钟信号恢复电路，所述时钟信号恢复电路包括：第一锁相环路，该第一锁相环路包括可控频率振荡器电路且具有被布置成接收数字数据流的输入和被布置成输出参考频率信号的输出，其中所述可控频率振荡器电路包括可在振荡器频率下操作的振荡器和至少一个连接到所述振荡器的可变负载，且其中所述可变负载可控制以调谐振荡器频率并且使所述参考频率信号的频率变化；和第二锁相环路，该第二锁相环路包括反馈环路中的n分频函数(其中n具有整数值)且具有被布置成接收参考频率信号的输入和被布置成输出恢复的时钟信号的输出，所述恢复的时钟信号对应于与所述数字数据流相关的原始时钟信号；以及数据转换器，该数据转换器被布置成接收所述数字数据流和所述恢复的时钟信号，并且被布置成由所述恢复的时钟信号计时以将所述数字数据流转换成模拟输出信号。

利用整数n分频反馈使用在第一锁相环路中的振荡器频率变化并将该第一锁相环路的输出用作第二锁相环路的参考频率可改善在被恢复以用于将所述数据转换成模拟数据的时钟信号的频谱纯度和/或噪声。

在一个或多个实施例中，数据转换器可以是数/模转换器。

在一个或多个实施例中，可变负载可以是可变阻抗。所述可变阻抗可以是可变电容或可变电感。

在一个或多个实施例中，可变电容可包括连接到所述振荡器的第一端的第一数字可控电容和/或连接到所述振荡器的第二端的第二数字可控电容。

在一个或多个实施例中，第一锁相环路可包括环路滤波器，可控负载可被布置成受所述环路滤波器的输出信号控制。

在一个或多个实施例中，所述第一锁相环路可以是全数字锁相环(adpll)。

在一个或多个实施例中，所述第一锁相环路可包括环路滤波器，且其中该环路滤波器被配置成通过卡尔曼滤波(kalmanfiltering)来更新它的环路滤波器参数。

在一个或多个实施例中，所述恢复的参考信号可具有在1khz到500mhz的范围内、或在20khz到200mhz的范围内、或在1mhz到100mhz的范围内或在1mhz到50mhz的范围内的频率。

在一个或多个实施例中，所述数字数据流可以是数字音频数据流。

在一个或多个实施例中，所述参考频率信号可具有大于所述原始时钟信号的频率的频率，所述系统可另外包括降频元件，所述降频元件被布置成从所述第二锁相环路接收初始恢复的时钟信号、降低所述初始恢复的时钟信号的频率以及输出所述恢复的时钟信号。所述降频元件可以是‘n分频’元件。

在一个或多个实施例中，所述系统可另外包括数据恢复电路，所述数据恢复电路具有用于接收数字数据流的第一输入和用于接收恢复的时钟信号的第二输入，并且被配置成从所述数字数据流产生恢复的数字数据，且被布置成将恢复的数字数据供应给数/模转换器的另一输入。

在一个或多个实施例中，所述数据恢复电路可被另外配置成使所恢复的数字数据并行化，并且并行输出所恢复的数字数据。

根据本公开内容的第二方面，提供一种包括半导体集成电路的封装，其中所述半导体集成电路被配置成提供所述第一方面的系统。

根据本公开内容的第三方面，提供一种包括所述第一方面的系统或所述第二方面的封装的电子装置或设备。在一个或多个实施例中，所述电子装置或设备可以是消费者产品。在一个或多个实施例中，所述电子装置或设备可以是音频产品。

根据本公开内容的第四方面，提供一种用于将数字数据转换成模拟信号的方法，包括：控制连接到振荡器的可变负载，以调谐振荡器频率以及使由第一锁相环路输出的参考频率信号的频率变化，该第一锁相环路包括所述振荡器并且在输入处接收数字数据流；操作第二锁相环路，该第二锁相环路包括反馈环路中的n分频函数(其中n具有整数值)，且该第二锁相环路接收参考频率信号作为输入，从而输出对应于与数字数据流相关的原始时钟信号的恢复的时钟信号；以及使用所恢复的时钟信号来为数据转换器计时以将所述数字数据流的数字数据转换成模拟输出信号。

第一方面和第二方面的特征也可以是第四方面的对应特征。

附图说明

现仅通过举例并且参考附图来详细描述本发明的实施例，在附图中：

图1示出其中可使用时钟信号恢复电路和数据转换器的例子系统的示意性框图；

图2示出图1的系统中的例子参考信号恢复电路的示意性框图；

图3示出图2中所示的参考信号恢复电路的数控晶体振荡器电路的示意性框图；

图4示出图2中所示的参考信号恢复电路的主锁相环路电路的示意性框图；以及

图5示出图1的系统中的另一例子参考信号恢复电路的示意性框图。

除非另外指示，否则不同图中的类似项享有相同的附图标记。

具体实施方式

参考图1，示出电气系统100的示意性框图，其中恢复的时钟信号用于控制数/模转换器(dac)。虽然系统100的操作和系统100的部件将在时钟信号恢复的上下文内描述，但所述系统的部件未必限于该应用，而是可用于恢复任何类型的振荡参考信号，对于所述任何类型的振荡参考信号，良好的频谱纯度和/或低噪声可具有益处。

系统100将在恢复与串行数字数据流相关的时钟信号以便为dac计时从而将数字数据转换成模拟数据的上下文内予以描述。

系统100包括可具有不同类型的数字数据源102。数字数据一般会呈串行数字数据流的形式，并且会具有与该数字数据相关的识别数据边界的时钟信号。所述数据边界的确切性质在不同数据格式和标准之间可为不同的。常见的是与数据符号边界相关，所述数据符号边界可取决于使用的数据调制格式而表示一个或多个位。可替换的是，在针对稳健性所设计的系统中，数据位可由在扩频无线电系统中较典型的多个数据符号或“码片”表示。在这种情况下，每一数据符号或码片可称为“子位”。

举例来说，数字数据源102可根据hdmi等数字视频标准提供视频数据，数字数据源102可根据usb等总线标准提供外围和/或视频数据，或者所述数字数据源可根据s/pdif、aes3、hdmi、ac'97、intelhda、adat、i2s、火线(firewire)或同步usb音频等数字音频标准提供音频数据。不管数字数据的具体标准和内容如何，数字数据一般产生于与适当高的(例如几mhz、几十mhz或几百mhz)时钟频率下的时钟信号相关联的源处。

所述数字数据接着从数字数据源经由某一数据链路104的一个或多个通信信道传输到数字数据宿。数据链路104可以是本地数据链路，例如单个系统内的总线，或跨越所述系统的分开的部件之间的缆线或类似物，或跨越局域网或广域网。不管数据链路104的性质如何，通常仅有数字数据被传输到宿，而数字数据源102的时钟信号则没有。然而，即使在同样直接传输时钟信号的其它实施例中，时钟信号也可能遭受显著相位噪声或抖动的影响，因此系统仍可能得益于在数字数据宿处的本地时钟信号恢复。

系统100的宿部件可包括数据恢复部件106，所述数据恢复部件106接收且处理串行数字数据流以便(例如)通过识别不同信号电平状态之间的转变，从传入数据流恢复数据。数据恢复部件106也可任选地包括用于其中所述宿使用并行格式而非串行格式的数据的应用的串行并行转换功能性。本领域的普通技术人员通常知晓具有任选串行并行转换的合适的数据恢复装置的结构和操作，因此下文不另外详细描述。

数据恢复部件106的输出被供应给将所述输入数字数据转换成模拟输出信号的数/模转换器(dac)108。所述模拟输出信号可接着被供应给其它电路，以驱动任何合适的终端装置(例如，模拟显示装置、音频放大器和音频扬声器或类似物)。同样，本领域的普通技术人员通常知晓合适的dac108的结构和操作，因此下文不另外详细描述。

系统100还包括时钟恢复装置或电路110，该时钟恢复装置或电路110操作以恢复原先由数字数据源102使用的时钟信号，并且将所恢复的在本地产生于数据宿处的时钟信号clk_recovered提供给数据恢复部件106和dac108两者。如图1中所示，时钟恢复电路110还接收串行数据流作为输入。所述时钟恢复电路接着处理传入的串行数据流(如下文更详细地描述)以便产生恢复的时钟信号clk_recovered，所述时钟恢复电路将恢复的时钟信号clk_recovered供应给数据恢复部件106以及dac108，从而恢复所述数字数据且接着将恢复的数字数据转换成模拟数据。理想地，dac所使用的时钟信号应具有良好的频谱纯度，但可能很难实现这个以及下述要求：所恢复的时钟信号clk_recovered应跟踪在数字数据源102处使用的外部时钟信号。下文更详细地描述的时钟恢复电路110被配置成提供具有良好频谱纯度和低噪声的恢复的时钟信号。

图2示出总体上对应于图1的系统100的时钟恢复电路110的时钟恢复电路的示意性框图200。时钟恢复电路200包括在其输入处接收串行数字数据流的鉴相器部件202。在一个实施例中，鉴相器部件202可实施为开关式鉴相器(bang-bangphasedetector)，本领域的普通技术人员通常知晓所述开关式鉴相器的结构与操作。鉴相器部件202的输出连接到数字滤波器204的输入。数字滤波器204一般被配置为低通滤波器。数字滤波器204的输出被提供到数控晶体振荡器(dcxo)电路206的输入，下文参考图3更详细地描述所述数控晶体振荡器(dcxo)电路206。

数字滤波器204的输出205用于控制dcxo电路的晶体振荡器的频率，所述dcxo电路将数字可控频率信号f_dcxo输出到鉴相器202的输入，并且还输出到数字滤波器204的输入。数字环路滤波器204可以是通常在频率f_dcxo下被计时的计时系统，该频率f_dcxo信号从dcxo206接收。数字可控频率信号f_dcxo由鉴相器202用来处理传入的数字数据流以产生指示传入数字数据流的频率与f_dcxo的当前值之间的相位差的信号。指示所述相位差的信号接着由数字滤波器204滤波以输出用于修改dcxo电路206的晶体振荡器的频率的控制信号。

因此，鉴相器202、数字环路滤波器204和dcxo206提供全数字锁相环(adpll)，其中所述晶体振荡器的频率可进行调制以提供输出信号f_ref，该输出信号f_ref接着作为输入参考频率而被供应给用于产生恢复的时钟信号clk_recovered的主锁相环路208。

所述时钟信号恢复电路可任选地包括附接到主锁相环路208的输出的‘n分频’元件210。从dcxo输出的频率f_ref可能比将要恢复的时钟信号的频率高或低，这取决于晶体振荡器的频率。当f_ref比clk_recovered低时，第二pll可用于倍增所述参考频率，如下文更详细地描述。然而，当f_ref大于clk_recovered时，所述参考频率需要减小。在这种情况中，可提供n分频电路(其中n是正整数)并将其用于划分由主锁相环路208输出的信号以达成用于所恢复的时钟信号clk_recovered的所要频率。

下文参考图4更详细地描述主锁相环路208。可接着如图1中所示地将恢复的时钟信号clk_recovered从时钟恢复电路110的输出供应到数据恢复电路106以及dac108。

图3示出时钟恢复电路110的数字可控晶体振荡器部件206的示意性电路图300。数字可控晶体振荡器电路300包括具有第一端304和第二端306的晶体振荡器302。第一可变电容308连接到第一端304，第二可变电容310连接到第二端306。在一个实施例中，第一可变电容308和第二可变电容310各自实施为数字开关电容器阵列。第一可变电容306和第二可变电容310接收从环路滤波器204输出的各种控制信号205以使所述可变电容变化。可变电容306、310还可以是计时系统，也可接收f_dcxo作为计时信号。可变电容306、310实际上可以是连接到来自数字环路滤波器204的程序设计线205的数字电容器组。

晶体振荡器302的第一端304连接到振幅调整器电路312。来自振幅调整器电路312的输出信号连接到偏置电路320，该偏置电路320包括连接到本地电源轨324并且被布置成提供可基于所述振幅调整器电路的输出调整的偏置电流i_bias的可变电流源322。偏置电流i_bias被供应给电晶体330的源极，该电晶体330的栅极连接到与第一可变电容308并联的晶体振荡器的第一端。振幅调整器电路312和偏置电路320被配置成通过控制振荡器电路300的有源核的有效负电阻量来控制晶体振荡器302的振荡振幅。

跨越晶体振荡器302的电压样本连接到缓冲器电路340。所述缓冲器电路包括输入电容器342，所述输入电容器342提供dc阻断并且连接到与第二数字逆变器346串联的第一数字逆变器344。缓冲器电路340被配置成防止产生谐波电流。由缓冲器电路340输出的信号用作反馈控制信号f_dcxo，也作为通常具有大体上为方波形的参考频率信号f_ref而被供应给主锁相环路电路208。在其它实施例中，f_ref可具有正弦波形。

图4示出时钟恢复电路110的主锁相环路(pll)部件208的示意性框图400。如上所指出，主pll接收dcxo电路206的输出作为该主pll的输入参考频率信号f_ref，主pll208被配置成锁定到该输入参考频率信号f_ref。所述参考频率信号f_ref被供应给相位频率检测器(pfd)402的第一输入。反馈回的降低的频率信号f_div被供应给相位频率检测器402的第二输入。所述相位频率检测器被配置成比较所述两个输入信号并且产生与所述两个输入信号的相位差成比例的输出信号。如果所述相位差为正，那么产生第一输出信号来控制第一开关404以将第一电流源406连接到低通滤波器408，所述低通滤波器408的输出用于控制压控振荡器(vco)410以改变该压控振荡器410的振荡频率。如果所述相位差为负，那么产生第二输出信号来控制第二开关412以将第二电流源414连接到低通滤波器408，所述低通滤波器408的输出用于控制压控振荡器(vco)410以在相反意义上改变控制该压控振荡器410的振荡频率。

压控振荡器410的输出信号通过分频器或‘n分频’电路元件416进行反馈，该‘n分频’电路元件416具有频分比率m(m具有正整数值)。因此，由于某一整数除数(例如，m＝1、2、3、4等)，所述反馈信号f_div的频率等于或低于所述传入参考信号f_ref的频率。因此，pll400总体上类似于使用负反馈的常规锁相环路而操作来控制vco以调整所述vco的输出信号频率，直到所述pll400选定与参考信号f_ref之间的相位差恒定地基本上为零的信号，并且因此锁定到m乘以该频率(即，m×f_ref)的整倍数。如上所指出以及图2中所示，在f_ref大于clk_recovered的情况下，具有频分比率n(且n是大于1的整数值)的另一n分频电路210可附接到vco410的输出以将clk_recovered的初始值减小到clk_recovered的目标值，并且等于m/n乘以f_ref。

恢复的时钟信号clk_recovered接着由时钟恢复电路110输出，并且由数据恢复电路和dac108使用。

对于包括音频在内的许多应用而言，数/模转换(dac)中的计时的频谱纯度较重要。然而，要求遵循外部源时钟使得频谱纯度成为难以实施的要求。上述晶体振荡器调谐方法可提高数/模转换器的计时系统的频谱纯度。

实际上，数据源的时钟信号和在时钟和数据恢复系统的数据宿处的已恢复时钟信号的频率通常会存在有限差。由于是数据源确定数据变得可用的速率，因此数据宿遵循数据源以防溢出或下溢任何数据缓冲器。使用本地压控振荡器可帮助降低所恢复的数据中的任何抖动。在主锁相环路400中使用具有模数m的值(其中m是分数)的分频器的任何方法会把杂散音引入到所恢复的时钟信号clk_recovered中。这一点可能在音频应用中特别明显，在音频应用中，特别不需要杂散音，因为人耳通常可以辨别出比热噪声底限低达-25db的杂散音。

在相对于从dcxo接收的参考频率f_ref的pll400的运算中，本方法使用整数n除法。整数n除法运算通过调制参考频率自身而不是通过改变所述pll的反馈环路中的n值来实现。对f_ref的此调制通过调制晶体端处的负载电容308、310来实现，所述调制允许在几十ppm范围内的调谐范围，以使恢复的时钟信号与数据源的原始时钟信号相匹配。以此方式，如果数据源符合hdmi、dab或usb等标准，那么所提出的调谐方法通常提供充分的范围。

可能有各种实施用于可控晶体振荡器302的跟踪环路的方式。上文参考图3所描述的方法在晶体端304、306处使用可切换电容器308、310将所述环路实施为窄带adpll。这允许使用标准晶体，消除对外部电容器的使用，由此降低pcb占据面积和材料成本，并且消除针对恢复的时钟信号的任何分数n杂散分量。总体上，结果是无杂散、低噪声时钟信号恢复函数，其提供用在数/模转换器(dac)中的极纯净时钟信号。

此外，所述adpll可实施为卡尔曼滤波器，从而允许所述adpll调整环路滤波器参数，以便在数据链路激活之后快速稳定并且提供应对与应用相关的干扰和噪声的良好弹性。本领域中一般已知卡尔曼滤波，例如在2006年6月的ieee电力电子专家会议会刊中r.cardoso等的“基于卡尔曼滤波器的同步化方法(kalmanfilterbasedsynchronizationmethods)”中描述了控制回路的卡尔曼滤波应用。

图5示出与图2中所示的类似的时钟恢复电路110的另一实施例500，但在该实施例中，环路滤波器被实施为卡尔曼滤波器。类似项共用共同的附图标记，因此不再详细描述。传入数据流供应给呈开关式鉴相器形式的鉴相器502，该鉴相器502的输出供应给由虚线方块504指示的数字环路滤波器。数字环路滤波器504的输出f_dcxo被供应给数控晶体振荡器204，该数控晶体振荡器204的输出f_ref被供应给主锁相环路208，该主锁相环路208直接或间接通过任选的n分频电路210来输出恢复的时钟信号clk_recovered。

dcxo204的输出f_dcxo反馈回到开关式鉴相器502，并且还供应给时间数字转换器(tdc)506，该时间数字转换器506同样接收所述传入数据流作为第二输入。所述tdc的输出被供应给存储装置和/或逻辑508以更新用于设置环路滤波器504的滤波器特性的参数(α、β、d)的当前值。还提供抖动估计逻辑510以估计针对传入数据流的抖动值(例如，通过产生随着时间推移的相位误差的直方图)，以及提供环路滤波器参数中的一个或多个的估计值。环路滤波器504包括比例路径，该比例路径包括将缩放因数β应用于所述开关式鉴相器的输出的放大器512。环路滤波器504还包括积分路径514，该积分路径514包括将缩放因数α应用于所述鉴相器的输出的另一放大器516，但由以反馈配置连接的延迟元件518进行积分。另一放大器516的输出接着传送到可调整延迟元件520，该可调整延迟元件520在所述积分路径与比例路径组合以产生滤波器输出之前另外延迟所述积分路径。

卡尔曼滤波器(或lms算法实施方案)假定传入数据上的相位噪声或抖动是需要进行估计以便最优地设置环路滤波器系数β、α和d的较大未知量。所述卡尔曼滤波器(或lms算法实施方案)构建噪声的估计值，该噪声的估计值表示为逻辑510中的内部状态。可替换的是，晶体自身的噪声可能是由卡尔曼滤波器进行估计的较大未知量。在图5中，tdc(时间数字转换器)506展示为卡尔曼滤波器输入。可替换的是，也可使用开关式鉴相器(bbpd)502的输出。这样可能导致精确度降低，但实施起来可能更简单。

上述方法一般适用于使用与数/模转换器组合的时钟和数据恢复的任何系统。举例来说，应用可包括s/pdif、aes3、hdmi、ac'97、intelhda、adat、i2s、火线或基于同步usb的数/模转换器模块。同样，dab或siriusxm等数字标准的集成无线电接收器(带有机载数模转换)可使用这个方法。

在一些实施例中，所述系统的部件106、108和110中的一些或全部可实施为半导体集成电路或半导体集成电路的部分。半导体集成电路可被提供为还包括引线框的封装中的管芯。

系统100的部件106、108和110可用于各种设备、产品、装置或电气设备中。举例来说，所述部件可用于(例如)具有spdif或usb输入的独立的hifidac模块、具有数字(例如，spdif)输入的d类放大器、基于以太网的dac、具有集成音频dac的数字无线电调谐器或具有音频dac的车载娱乐系统。

在本说明书中，已经依据选择的细节集合呈现例子实施例。然而，本领域的普通技术人员应理解，可实践包括所选择的这些细节的不同集合的许多其它例子实施例。预期所附权利要求书涵盖所有可能的例子实施例。

可按任何次序执行任何指令和/或流程图步骤，除非明确陈述具体次序。此外，本领域的技术人员应认识到，尽管已论述一个例子指令/方法集合，但是本说明书中的材料可通过多种方式组合，从而还产生其它例子，并且将在此详细描述提供的上下文内来理解。

虽然本公开内容允许各种修改和替代形式，但它的特殊性已在附图中通过例子示出并详细地描述。然而，应理解，所描述的特定实施例之外的其它实施例也是可能的。属于所附权利要求书的范畴内的所有修改、等效物和替代实施例也涵盖其中。