一种新型的频率生成器的制作方法

本发明涉及一种新型的频率生成器。

背景技术：

现有的频率生成器在应用在fdd(频分复用)系统中，为产生支持fdd系统的上下行频率，需要分别设计rxpll(接收机锁相环)和txpll(发射机锁相环)，以通过rxpll和txpll分别产生fdd系统中的上下行频率。由于pll(锁相环)的电路设计复杂，成本和功耗都较高，因此现有的频率生成器需要设计的芯片面积和功耗的开销都较大。

以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

技术实现要素：

为解决上述技术问题，本发明提出一种新型的频率生成器，只需要一个锁相环即可产生支持fdd系统的上下行频率，降低芯片面积和功耗。

为了达到上述目的，本发明采用以下技术方案：

本发明公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：

所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述接收机本振信号驱动电路；

所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；

所述接收机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述接收机本振信号驱动电路根据所述混频信号来产生支持fdd系统的下行频率；

所述发射机本振信号驱动电路用于根据所述输出频率信号来产生支持fdd系统的上行频率。

优选地，所述接收机本振信号驱动电路中还设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。

优选地，所述接收机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述接收机本振信号驱动电路的输出端处。

优选地，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述接收机本振信号驱动电路的输出端处。

优选地，所述混频器为有源混频器或无源混频器；优选地，支持所述fdd系统的上行频率和下行频率的频差固定。

本发明还公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：

所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述发射机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述发射机本振信号驱动电路；

所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；

所述接收机本振信号驱动电路用于根据所述输出频率信号来产生支持fdd系统的下行频率；

所述发射机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述发射机本振信号驱动电路根据所述混频信号来产生支持fdd系统的上行频率。

优选地，所述接收机本振信号驱动电路中设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路还设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。

优选地，所述发射机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述发射机本振信号驱动电路的输出端处。

优选地，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述发射机本振信号驱动电路的输出端处。

优选地，所述混频器为有源混频器或无源混频器；优选地，支持所述fdd系统的上行频率和下行频率的频差固定。

与现有技术相比，本发明的有益效果在于：本发明的新型的频率生成器通过通过在锁相环上设计需要的参考时钟信号，并在输入参考时钟信号的本振信号驱动电路中设置混频器，可以直接省去一个锁相环，通过一个锁相环即产生了支持fdd系统的上下行频率，从而降低芯片面积和功耗。

在优选的方案中，通过陷波滤波器可以抑制掉混频得到的不需要的频率信号，并通过在陷波滤波器中设置可调电容，可以根据情况来改变陷波的频率点，使该频率生成器的使用范围更广泛。

附图说明

图1是本发明优选实施例的新型频率生成的结构示意图；

图2是图1的结构的详细示意图；

图3是图2中的陷波滤波器的结构示意图。

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步说明。

本发明的一个实施例公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：晶体振荡器用于产生参考时钟信号，晶体振荡器的输出端连接锁相环和接收机本振信号驱动电路的输入端以将参考时钟信号输送给锁相环和接收机本振信号驱动电路；锁相环用于产生以参考时钟信号为基准的输出频率信号，锁相环的输出端连接接收机本振信号驱动电路和发射机本振信号驱动电路的输入端以将输出频率信号输送给接收机本振信号驱动电路和发射机本振信号驱动电路；接收机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使接收机本振信号驱动电路根据混频信号来产生支持fdd系统的下行频率；发射机本振信号驱动电路用于根据输出频率信号来产生支持fdd系统的上行频率。

进一步地，接收机本振信号驱动电路中还设有接收机分频器，接收机分频器连接在接收机本振信号驱动电路的输出端处；发射机本振信号驱动电路设有发射机分频器，发射机分频器连接在发射机本振信号驱动电路的输出端处。接收机本振信号驱动电路中还设有陷波滤波器，陷波滤波器连接在接收机本振信号驱动电路的输出端处；其中陷波滤波器包括相互串联连接的电感和可调电容，可调电容的另一端接地，电感的另一端连接在接收机本振信号驱动电路的输出端处。混频器为有源混频器或无源混频器；支持fdd系统的上行频率和下行频率的频差固定。

本发明的另一个实施例公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：晶体振荡器用于产生参考时钟信号，晶体振荡器的输出端连接锁相环和发射机本振信号驱动电路的输入端以将参考时钟信号输送给锁相环和发射机本振信号驱动电路；锁相环用于产生以参考时钟信号为基准的输出频率信号，锁相环的输出端连接接收机本振信号驱动电路和发射机本振信号驱动电路的输入端以将输出频率信号输送给接收机本振信号驱动电路和发射机本振信号驱动电路；接收机本振信号驱动电路用于根据输出频率信号来产生支持fdd系统的下行频率；发射机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使发射机本振信号驱动电路根据混频信号来产生支持fdd系统的上行频率。

进一步地，接收机本振信号驱动电路中设有接收机分频器，接收机分频器连接在接收机本振信号驱动电路的输出端处；发射机本振信号驱动电路还设有发射机分频器，发射机分频器连接在发射机本振信号驱动电路的输出端处。发射机本振信号驱动电路中还设有陷波滤波器，陷波滤波器连接在发射机本振信号驱动电路的输出端处；其中陷波滤波器包括相互串联连接的电感和可调电容，可调电容的另一端接地，电感的另一端连接在发射机本振信号驱动电路的输出端处。混频器为有源混频器或无源混频器；支持fdd系统的上行频率和下行频率的频差固定。

结合图1和图2所示，本发明优选实施例的新型的频率生成器，包括晶体振荡器(xo)1、一个锁相环(pll)2、接收机本振信号驱动电路3、发射机本振信号驱动电路4；其中晶体振荡器1用于产生参考时钟信号fref，晶体振荡器1的输出端连接锁相环2和接收机本振信号驱动电路3的输入端以将参考时钟信号fref输送给锁相环2和接收机本振信号驱动电路3；锁相环2用于产生以参考时钟信号fref为基准的输出频率信号fvco，锁相环2的输出端连接接收机本振信号驱动电路3和发射机本振信号驱动电路4的输入端以将输出频率信号fvco输送给接收机本振信号驱动电路3和发射机本振信号驱动电路4；接收机本振信号驱动电路3中设置有混频器311，混频器311用于将参考时钟信号fref与输出频率信号fvco进行混频得到混频信号，以使接收机本振信号驱动电路3根据混频信号来产生支持fdd系统的下行频率；发射机本振信号驱动电路4用于根据输出频率信号fvco来产生支持fdd系统的上行频率。

具体地，接收机本振信号驱动电路3包括接收机驱动放大器(rxlo)31和接收机分频器(rxdiv)32，接收机驱动放大器31的输出端连接接收机分频器32的输入端，在接收机驱动放大器31中设置有混频器311和陷波滤波器312，混频器311连接在接收机驱动放大器31的输入端处，陷波滤波器312连接在接收机驱动放大器31的输出端处，其中混频器311可以选用有源混频器或者无源混频器，结合图3所示，陷波滤波器312包括相互串联连接的电感3121和可调电容3122，可调电容3122的另一端接地，电感3121的另一端的端头a和端头b分别连接在接收机驱动放大器31的输出端处；发射机本振信号驱动电路4包括发射机驱动放大器(txlo)41和发射机分频器(txdiv)42，发射机驱动放大器41的输出端连接发射机分频器42的输入端。

本发明优选实施例的频率生成器中，锁相环2由鉴相器、电荷泵、环路滤波器、压控振荡器(vco)、分频器和分频器逻辑控制单元组成，锁相环2产生的输出频率信号fvco(高频信号)经分频器多次分频后与参考时钟信号fref相同步，从而可以将输出信频率号fvco准确地锁定在需要的频率点，同时提高噪声频谱特性；锁相环2的输出频率信号fvco也可以分为输出频率差分信号fvco+和fvco-，作为接收机本振信号驱动电路3和发射机本振信号驱动电路4的输入信号。一方面，发射机驱动放大器41将输出频率差分信号fvco+和fvco-进行驱动并输送到发射机分频器42，以产生支持fdd系统的上行的同相位tx_i的差分信号和正交相位tx_q的差分信号；另一方面，输出频率差分信号fvco+和fvco-以及参考时钟信号fref同时作为接收机驱动放大器31的输入信号，首先通过混频器311将输出频率信号fvco与参考时钟信号fref进行混频会产生fvco+fref和fvco-fref两个频率，然后再经过陷波滤波器312将不需要的频率抑制掉，最后将系统需要的频率输送至接收机分频器32，以产生支持fdd系统的下行的同相位rx_i的差分信号和正交相位rx_q的差分信号。

在另一些实施例中，晶体振荡器1的输出端也可以连接锁相环2和发射机本振信号驱动电路4的输入端以将参考时钟信号fref输送给锁相环2和发射机本振信号驱动电路4，即参考时钟信号fref作为发射机本振信号驱动电路4的输入信号，而接收机本振信号驱动电路3直接使用锁相环2的输出频率信号fvco，在实际使用过程中可以根据情况来决定如何设置。本发明的新型的频率生成器尤其适用于上行频率和下行频率的频差固定的fdd系统，或者窄带信号的fdd系统。本发明的新型的频率生成器，通过在一个锁相环中设计所需要的参考时钟信号fref，实现仅需要一个锁相环就能够同时产生支持fdd系统的上下行频率，从而降低芯片面积成本和功耗，在实际应用中，具有深远的意义。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。