具有锁定/解锁检测器的锁相回路的制作方法

本公开涉及一种检测锁相回路中的锁定和/或解锁的方法，以及一种包括锁定/解锁检测器的锁相回路。

背景技术：

锁相回路(或pll)用于产生与输入参考信号具有限定的相位和频率关系的输出信号。由反馈回路使输出信号与输入参考信号的相位匹配，在反馈回路中由相位检测器确定输入参考信号与输出信号之间的相位差。在数字锁相回路中，相位检测器输出数字信号。由回路滤波器从相位检测器接收输出(指示相位误差)。回路滤波器又向频率控制振荡器提供输出信号。在全数字锁相回路中，相位检测器可以输出数字信号，回路滤波器可以是数字回路滤波器，且频率控制振荡器可以是数字控制振荡器。

锁相回路可以在线性模式下操作，在线性模式下相位检测器提供以与相位误差成线性关系而变化的信号。锁相回路还可以在「继电器式(bang-bang)」模式下操作，在「继电器式」模式下相位检测器提供仅指示相位误差是正或负的二进制信号。

常常需要知道pll是否已实现锁相。举例来说，在使用pll来产生用于调谐器的本地振荡器(lo)信号的情况下，需要知道在调谐动作之后pll是否和何时达到锁定状态。另外需要知道系统何时例如由于温度飘移或调谐动作不成功而失锁。

技术实现要素：

根据第一方面，提供一种锁相回路，所述锁相回路包括：

相位检测器，所述相位检测器可在继电器式模式下操作以提供指示在参考信号与反馈信号之间是否存在正或负相位差的二进制相位误差信号；

回路滤波器，所述回路滤波器被配置成提供从所述二进制相位误差信号导出的控制信号；

频率控制振荡器，所述频率控制振荡器被配置成接收所述控制信号且提供具有根据所述控制信号而变化的频率的输出信号；以及

锁定/解锁检测器，所述锁定/解锁检测器被配置成确定所述锁相回路的锁定/解锁状态，所述锁定/解锁状态是从所述二进制相位误差信号的占空比和/或频谱含量导出。

所述锁定检测器可包括被配置成接收所述相位误差信号且使与所述锁相回路的锁相状态对应的频率通过的高通滤波器。

所述锁定检测器可包括用于将来自所述高通滤波器的输出整流以产生经整流信号的整流器。

所述锁定检测器可包括被布置成接收从所述经整流信号导出的信号的低通滤波器。

所述锁定检测器可包括被布置成接收所述经整流信号且将经修改的经整流信号提供到所述低通滤波器的可编程增益元件。

所述低通滤波器和/或所述高通滤波器可被配置成使得可使用控制信号来使所述低通滤波器和/或所述高通滤波器的滤波器参数变化。

所述低通滤波器可被配置成响应于指示解锁条件的信号而被重置。

所述锁定检测器可包括被配置成在存在指示解锁条件的信号时不使所述二进制相位误差信号通过的输入使能装置。

指示解锁条件的所述信号可包括以下各者中的至少一者：所述锁相回路不在继电器式模式下的指示；以及所述相位误差信号已超过预定阈值的指示。

所述锁定检测器可另外包括被配置成比较来自所述低通滤波器的输出信号与至少一个阈值且输出从所述比较导出的指示满足至少一个锁相准则(或满足多个准则)的信号的比较器。

所述锁定检测器可包括被配置成仅在指示满足锁相准则的信号已在预定状态下达预定时段时才输出指示锁相的信号的计时器。

所述锁定检测器可包括由来自所述计时器的所述信号设置且由指示解锁条件的信号重置的锁存器。

所述锁定检测器可包括被配置成检测所述相位误差信号的边缘的边缘检测器。

所述锁定检测器可包括被配置成接收从所述边缘检测器的输出导出的信号的低通滤波器。

根据第二方面，提供一种接收器，所述接收器包括根据在前的任一项权利要求所述的锁相回路。

根据第三方面，提供所述第一方面的所述锁定检测器。

根据第四方面，提供一种在继电器式模式下操作的锁相回路中检测锁相的方法，所述方法包括确定相位误差信号的占空比或频谱含量中的至少一者。

适当时，每一方面的每一特征可以与每一其它方面的特征组合。举例来说，所述第四方面的所述锁定检测器可包括关于所述第一方面所描述的所述锁定检测器的任选特征中的任一者。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

将参考附图而仅作为例子来描述实施例，在附图中

图1是根据实施例的包括锁定检测器的锁相回路的框图；且

图2是例子锁定检测器的框图；

图3是检测器核心的框图；

图4是用于图3的检测器核心中的高通和低通滤波器的框图；

图5是示出根据实施例的锁定检测器的操作的一组图形。

应注意，所述图是图解的且未按比例绘制。出于附图的清楚和方便起见，已在大小上夸大或减小地示出这些图的各部分的相对尺寸和比例。相同的附图标记通常用于指代在经修改且不同的实施例中的对应或相似的特征。

具体实施方式

在一些应用(例如调谐器)中，重要的是知道由锁相回路(pll)产生的本地振荡器(lo)信号的质量。举例来说，可能重要的是理解锁相回路在调谐动作之后是否达到锁定状态，或系统是否失锁(例如，由于调谐不成功或温度飘移)。如果调谐器包括产生本地振荡器信号的锁相回路，那么可能重要的是将调谐时间(即，用于使本地振荡器信号锁定到新的所要频率和/或相位上的时间)最小化。

在比如am/fm等模拟接收的状况下，音频通常在调谐动作或背景扫描期间为静音。如果静音间隔变得过长，那么音频变得可听到。改善的锁定检测意味着接收可更早地开始，且为了更多信道的背景扫描或为了数据接收而提供一些额外时间。

在例如数字音频广播(dab)等数字接收方案的状况下，可以通过识别出相位误差低于足以避免丢失的符号和日期再同步的阈值来确定产生lo信号的pll的锁定状态。

图1是全数字锁相回路(adpll)100的框图。锁相回路100包括：参考相位产生器110、相位检测器104、回路滤波器108、数字控制振荡器(dco)109、控制块105、锁定检测器105、时间/数字转换器(tdc)107、反馈分频器111、反馈寄存器112和时钟103。

时钟103是adpll100的任选部件，且提供参考频率信号123(例如，46.65mhz)。在其它实施例中，可仅仅将参考频率123提供到adpll100(例如，由外部时钟)。

参考相位产生器110包括加法器101和寄存器102，加法器101和寄存器102被布置成求输入频率控制字(fcw)的积分且由此提供参考相位斜坡

相位检测器104比较参考相位斜坡与从dco109的输出127导出的反馈斜坡且输出相位误差信号通过组合(例如，通过固定点级联)来自反馈寄存器112的输出与来自tdc107的输出来确定反馈斜坡相位检测器104可在「继电器式」模式下操作，在「继电器式」模式下输出相位误差信号是二进制的，指示负相位误差或正相位误差(例如，分别将-0.5和+0.5指示为归一化值)。相位检测器104还可以在线性模式下操作，在线性模式下相位误差信号与相位误差成比例。

回路滤波器108接收相位误差信号且执行滤波操作。在此例子中，回路滤波器108由控制块105控制，控制块105可使回路滤波器108的配置变化(例如，取决于所设置的fcw和回路状态)。当在跟踪模式下时，控制块105可例如将比例增益kp和积分增益参数ki提供到回路滤波器108。

回路滤波器108提供用于控制dco109的三个输出信号，这些输出信号是过程电压温度控制信号pvt、采集控制信号acq和跟踪信号tr。这些控制信号中的每一者可控制dco109的不同切换式电容器组，以便使dco109的输出频率变化。在可替换的布置中，可使用包括数字/模拟转换器和可变电抗器的频率控制振荡器。

来自dco109的输出由反馈分频器111和tdc107接收。tdc107测量和量化参考频率123的转变与adpll输出信号127的转变之间的时序差。反馈寄存器112在每一参考时段中累加adpll的分频输出中的转变的计数。举例来说，通过级联将来自tdc107的输出与来自反馈寄存器112的输出组合。

作为说明性例子，来自dco109的输出可具有大约4.5ghz(例如，4.665ghz)的频率。dco109的pvt电容器组可以具有大约10mhz的调谐分辨率，acq电容器组可以具有大约0.5mhz到1mhz的调谐分辨率，且tr电容器组可以具有约10khz到50khz的调谐分辨率。tr模式可以有能力处置1mhz频率偏移。

当将新频率控制字fcw输入到adpll100时，控制块105依序地将正确回路滤波器参数(例如ki和kp)应用于回路滤波器108，使得首先pvt输出可稳定，接着acq输出可稳定，且最后tr输出可稳定。锁定顺序以pvt模式(在pvt模式下回路滤波器108产生pvt控制信号)开始，其中acq和tr控制信号被设置为中性值(例如0，其中acq和tr信号可以是正和负)。

当实现pvt相位时，将pvt控制信号冻结，且回路在acq模式下继续。当实现acq模式时，将acq字冻结且回路进入tr模式。在pvt和acq模式下，相位检测器104可在线性模式下操作。当回路进入tr模式时，相位检测器104切换到继电器式操作模式(如上文所描述)。

当相位检测器104正在继电器式模式下操作时，回路滤波器108可被配置(例如，响应于来自控制块105的控制信号)成对于存在(正或负)相位误差的每一时钟周期将tr输出改变小且恒定的增量(正或负)。稳定时段(例如，具有某种环状效应)可在回路滤波器108切换到继电器式模式时发生。在继电器式模式下，adpll并不在相位检测器104的两个状态之间调谐(如在线性模式下)，而是围绕某一状态(即，零相位误差)调谐。这意味着相位调制比在线性模式下的小，且因此带内相位噪声性能在继电器式模式下比在线性模式下显著地更好。

锁相回路100另外包括锁定检测器150，锁定检测器150被配置成确定adpll100何时被锁定和解锁。

图2中更详细地示出锁定检测器150，且锁定检测器150包括：输入使能开关151、检测器核心200、计时器154、锁存器155，以及逻辑和比较器块153、152、156、157。

除非逻辑门152指示adpll不在继电器式模式下(在此状况下提供空值信号‘0’)，否则输入使能开关151使相位误差125穿过到锁定检测器150的其余部分。在本例子中，逻辑门152接收信号162和信号161，信号162指示adpll100何时不在tr模式下(例如，信号变高)，信号161指示相位误差的量值何时(在与-0.5和+0.5二进制继电器式模式相位误差输出对应的单元中)大于0.5(例如，信号变高)。在本例子中，逻辑门152是“或”门，但其它布置是可能的。来自逻辑门152的输出指示adpll100何时不在tr模式下，且指示相位误差是否在+/-0.5的继电器式范围外。如果adpll不在tr模式下且如果相位误差在+/-0.5外，那么来自输入使能开关151的输出信号163因此是零。

检测器核心200从输入使能开关151接收输出且确定相位误差的频谱特性和/或占空比是否指示锁相。当adpll在继电器式模式下同相锁定时，相位误差将包括具有大约50％的占空比的高频信号。这些准则中的任一者或两者可由检测器核心200检测以在继电器式模式下指示锁相。

图3中示出检测器核心200的例子实施例，其中相位误差的频谱含量和占空比两者用来指示锁相。检测器核心200包括高通(hp)滤波器220、整流器202、增益块203、低通(lp)滤波器220和比较器205。

hp滤波器220使高频含量(例如，在继电器式相位误差将在+/-0.5同相锁定之间切换的预期频率下)通过，且使较低频率(与稳定相位相关联)衰减。

图4中示出hp滤波器220的合适架构的例子，且所述例子包括第一求和块221、增益块222、第二求和块223、单位延迟224和第三求和块225。第一求和块221从输入信号163减去单位延迟224的输出。增益块222从第一求和块221接收输出，且将输出乘以可编程增益因数khp，增益因数khp可以等于2^0...-8(亦即，可在2⁰到2^-8的范围内可选择)。第二求和块223将来自增益块222的输出与单位延迟224的输出相加。单位延迟对来自第二求和块223的输出进行操作。第三求和块225从单位延迟块224的输出减去输入信号163以产生边缘信号211。其它布置对于hp滤波器220是可能的。

返回到图3，整流器202从hp滤波器220接收经hp滤波的信号211且将信号211整流，且将经整流信号212提供到可编程增益块203。增益块203将经整流信号212乘以可编程锁定灵敏度因数lock_det_sensitivity(例如，2^0...7)，以产生用于低通滤波器230的输入信号213。

图4中示出lp滤波器230的例子架构，其包括第一阶无限脉冲响应(iir)滤波器。可使用产生低通频率响应的任何架构，例如，移动平均等等。图4的低通滤波器230的前向路径(按次序)包括第一求和块231、乘法器232、第二求和块233和单位延迟234。来自单位延迟234的输出反馈到第一求和块231，其中所述输出从到滤波器230的输入信号减去；且来自单位延迟234的输出反馈到第二求和块233，其中所述输出与乘法器232的输出相加。乘法器232将增益因数(klp)应用于第一求和块233的输出，且将结果通过到第二求和块233。增益因数klp可在2⁰到2^-15的范围内可选择。

返回到图3，低通滤波器230可响应于重置信号(rst)而被重置。在此例子中，重置信号rst由逻辑门206提供。到逻辑门206(其可以是“或”门)的输入是言号162和言号161，如已参考输入使能逻辑门152所描述。

来自lp滤波器230的经lp滤波的信号214被提供到确定经lp滤波的信号214是否已满足预定阈值条件(指示锁定)的比较器205。在本例子中，比较器205提供指示经滤波信号(lp)何时在由低阈值(lock_det_threshold_1)和高阈值(lock_det_threshold_h)限定的包络内的输出信号，即

lp＞lock_det_threshold_l与lp＜lock_det_threshold_h

在此例子中，当此条件是真时，比较器输出信号164指示此情况(例如，通过变高)。在其它实施例中，可使用单个阈值，且在超过这个阈值时提供输出。本例子具有大约0.2的低阈值、大约0.4的高阈值(相较于继电器式adpll的0.25的归一化值，其中相位误差以50％的占空比在-0.5与+0.5之间变化)。

来自检测器核心200的输出164是指示相位误差125的频谱含量和/或占空比满足在继电器式模式下指示锁相的准则(或多个准则)的信号。

检测器核心200的其它布置和变化是可能的。举例来说，hp滤波器201可在一些实施例中由边缘检测器替代。在其它实施例中，检测器核心200可包括检测相位误差125的高和低事件且对相位误差125的高和低事件进行计数的计数器。可比较某一间隔内的高与低的计数，且如果高与低充分地相似，那么那样可指示锁相。计数结果可被筛选以避免对锁相的错误检测。图3的实施例的一个优点是灵活性：可对其进行调整(例如，通过使参数变化)以适合广泛范围的应用。

计时器154和锁存器155是锁定检测器150的任选特征，其改善锁定指示的可靠性，从而帮助防止锁定的错误指示。计时器154被配置成提供指示检测器核心200输出信号164是否已指示锁定达预定阈值时段的输出。锁存器155由计时器输出信号165设置，且响应于以下各者而被重置：未满足检测器核心200准则(或多个准则)(由来自反相器156的输出指示)；言号162；或言号161。

来自锁存器156的输出166是锁定检测信号，且可靠地指示是否已实现锁定。此外，其将还可快速地指示何时发生解锁。

图5示出图1到图4的例子实施例的操作，其示出以下各者的时间历史：相位误差125、边缘/零交叉输出211、整流器输出信号212、低通滤波器输出信号214、比较器输出信号164(指示满足锁定准则)，以及锁存器输出166。

从t＝0ms到大约t＝0.09ms，adpll经过pvt和acq模式，最后就在t＝0.1ms之前进入tr模式。在pvt和acq模式期间，输入使能开关151防止锁定检测器150接收任何相位误差信号，因此在此时段期间不可能存在错误锁定指示。当adpll进入tr模式时，在回路滤波器108稳定之前存在回路滤波器108的某种环状效应。在此环状效应时段期间，相位误差125的振幅通常大于0.5，因此输入使能开关151通常不使任何信号通过到检测器核心200。回路滤波器108的环状效应从高通滤波器201产生一些非零输出值(在高通滤波器201跨越零时)，但这些具有极短的持续时间，且随后不在低通滤波器输出信号214中引起显著改变。

在大约t＝0.3时，相位误差已主要地稳定于+/-0.5的继电器式限度内，但主要地包括低频频谱含量，这样不会从hp滤波器201引起一致响应。当adpll进入继电器式模式时，在大约t＝0.45ms时，相位误差开始在大约50％的占空比的情况下在高频率下在-0.5与+0.5之间变化，且此相位误差信号125穿过hp滤波器201和整流器202。lp滤波器204因此接收具有dc分量的信号，从而在lp滤波器输出信号214中引起显著改变。在t约等于0.47ms时，lp输出信号214满足比较器205的包络准则。比较器输出信号164因此变高，以指示当前满足锁定准则。此高信号触发计时器154，在输出信号126已指示已在t约等于0.55ms时满足锁定准则251、252达预定时段之后锁存锁定检测器输出126。如果发生指示解锁的条件，那么计时器可由逻辑157重置。

用于根据本发明的pll的一种应用可以是通信装置，例如卫星或am/fm无线电接收器。另外的应用可以是例如适用于车辆近程检测器的雷达啁啾产生器。

通过阅读本公开，本领域的技术人员将明白其它变化和修改。此类变化和修改可涉及在锁相回路领域中已知且可用作本文中已描述的特征的替代或补充的等效特征和其它特征。

虽然所附权利要求书是针对特征的特定组合，但是应理解，本发明的公开的范围还包括本文中明确地或隐含地公开的任何新颖特征或任何新颖特征组合或其任何一般化形式，而无论其是否涉及与当前在任何权利要求中要求的相同的发明或其是否缓解与本发明所缓解的任一或全部技术问题相同的技术问题。

在单独实施例的上下文中所描述的特征也可以在单个实施例的组合中提供。相反，为了简洁起见，在单个实施例的上下文中描述的多种特征也可以分开提供或以任何合适的子组合形式提供。申请人提醒，在审查本申请案或由此衍生的任何另外的申请案期间，可根据此类特征及/或此类特征的组合而制订新的权利要求。

为了完整起见，还指出，术语“包括”并不排除其它元件或步骤，术语“一”并不排除多个，且权利要求书中的附图标记不应当被理解为限制权利要求书的范围。