一种防止下电回闪的BUCK型LED驱动电路的制作方法

本发明涉及led驱动电路技术领域，尤其涉及一种防止下电回闪的buck型led驱动电路。

背景技术：

现有的驱动电源电路主要分为buck型、boost型、buck/boost型三种，其中buck型驱动电源因其电路结构简单、成本低廉被广泛应用与led驱动电路领域。现有的buck型led驱动电路中，恒流控制电路通常由电路内部集成的jfet对恒流控制电路供电，jfet的漏极与功率管的漏极短接在一起，从而节省了外部供电电阻。但是这种led驱动电路在电源开关断开后，常常会出现led灯熄灭后还会闪烁几下才能完全熄灭的现象(即回闪现象)，其产生的原因在于：buck型led驱动电路在电源开关断开后，线电压vin逐渐下降，jfet漏极电压跟随下降，从而导致jfet电流下降，当jfet电流下降到低于恒流控制电路工作电流时，恒流控制电路电源vcc电压下降会触发vcc欠压保护，功率管停止工作，led灯熄灭，此时线电压并未完全下电，线电压端的储能电容上仍然储存有较多电荷，功率管停止工作后，恒流控制电路消耗的电流减小，此时恒流控制电路消耗的电流远小于jfet电流，恒流控制电路vcc电压会上升至启动电压并再次启动，功率管再次工作，导致led灯重新点亮。随着功率管再次工作，恒流控制电路工作电流增大，恒流控制电路电源vcc电压再次下降触发vcc欠压保护，功率管又停止工作，led灯重新熄灭，此点亮-熄灭过程反复几次，直至线电压完全下电，led灯才能彻底熄灭。这种回闪现象会给用户造成不良的感官体验。

为了解决这种回闪问题，现有技术中通常采用的技术改进方案如图1所示，其工作原理为：vcc欠压保护单元检测vcc电压并输出控制信号uvlo，当电源开关断开后，恒流控制电路电源vcc电压下降触发vcc欠压保护单元，vcc欠压保护单元输出控制信号uvlo由高电平变为低电平，mos管n1栅极电压discharge由低电平变为高电平，mos管n1导通，并对vcc端连接的电容c2放电，电阻r1用于设置mos管n1放电电流值，设置的mos管n1放电电流必须大于jfet电流，因为如果mos管n1放电电流大于jfet电流，恒流控制电路电源vcc电压持续下降，恒流控制电路就不会再次重启工作，led灯保持熄灭状态，不会出现回闪现象。如图2所示，为该电路在电源开关关断后的波形示意图。

上述电路设计方案虽然解决了电源开关关断后led灯回闪的问题，但是同时减小了系统启动过程中对恒流控制电路电源vcc端电容充电的电流，即减小了系统启动电流，这就使得在恒流控制电路启动过程中，vcc欠压保护电路输出保持高电平，mos管n1导通并对vcc放电，从而导致vcc端电容的充电电流减小很多，恒流控制电路电源vcc端电容充电变得很慢，最终导致系统正常上电时的启动时间过长。系统上电启动时间过长不仅会给用户带来较差的使用体验，也限制了恒流控制电路电源vcc端电容的选择性(只能选择较小值的电容)，给系统调试带来麻烦；与此同时，由于jfet电流通常比较大，为了完全避免恒流控制电路重启工作，对电源vcc的放电电流需要设置得很大，导致瞬间大电流通过jfet和恒流控制电路，对jfet和恒流控制电路存在损坏风险。

技术实现要素：

针对现有技术中的问题，本发明提供一种系统上电启动时间短、有效避免瞬间大电流对控制电路造成损坏的防止下电回闪的buck型led驱动电路。

为实现以上技术目的，本发明的技术方案是：一种防止下电回闪的buck型led驱动电路，包括电源、开关、第一二极管、第二二极管、第三二极管、第四二极管、第五二极管、电感、led、结型场效应管、第一电容、第二电容、第一非门、电阻、mos管、功率管、vcc欠压保护单元、计数器复位单元、计数器单元和恒流控制电路；

所述第一二极管的阳极与第三二极管的阴极相连；

所述第一二极管的阴极、第二二极管的阴极、第一电容的一端、第五二极管的阴极和led的阳极相连；

所述第二二极管的阳极与第四二极管的阴极相连；

所述第三二极管的阳极和第四二极管的阳极相连且接地；

所述电源的一端通过开关与第一二极管的阳极相连，另一端与第四二极管的阴极相连；

所述第一电容的另一端接地；

所述结型场效应管的栅极接地，漏极分别与第五二极管的阳极、电感的一端和功率管的漏极相连，源极分别与电阻的一端、第二电容的一端和恒流控制电路的vcc信号端相连；

所述电感的另一端与led的阴极相连；

所述功率管的栅极与恒流控制电路的信号输出端相连，源极接地；

所述第二电容的另一端接地；

所述mos管的栅极分别与计数器单元的discharge信号输出端和第一非门的输入端相连，源极接地，漏极与电阻的另一端相连；

所述第一非门的输出端与恒流控制电路的enable信号输入端相连；

所述vcc欠压保护单元的输入端与恒流控制电路的vcc信号输入端相连，输出端分别与计数器单元的uvlo信号输入端和恒流控制电路的uvlo信号输入端相连；

所述计数器复位单元的输入端与恒流控制电路的vcc信号输入端相连，输出端与计数器单元的reset信号输入端相连；

所述vcc欠压保护单元为迟滞比较器，用于检测恒流控制电路vcc信号输入端的电压信号并将其与自身的阈值电压比较，根据比较结果产生方波控制信号uvlo，uvlo信号用于控制恒流控制电路且作为计数器单元的输入信号，所述阈值电压包括高阈值电压von和低阈值电压voff；

所述计数器复位单元为比较器，用于检测恒流控制电路vcc信号输入端的电压信号并将其与自身的阈值电压比较，所述阈值电压为vreset，根据比较结果产生计数器单元复位所需的reset信号；

所述vcc欠压保护单元的阈值电压和计数器复位单元的阈值电压的关系为：vreset<voff<von；

所述计数器单元用于对uvlo信号的周期进行计数，根据计数阶段的不同，计数器单元discharge信号输出端输出不同的信号，开始计数前，计数器单元discharge信号输出端输出的信号为低电平，计数器开始计数后且计数器计满前，计数器单元discharge信号输出端输出的信号为高电平，计数器计满后，计数器单元discharge信号输出端输出的信号为低电平；

所述恒流控制电路在其uvlo信号输入端和enable信号输入端的信号均为高电平时工作，否则不工作。

从以上描述可以看出，本发明具备以下优点：

1.本发明所述电路解决了buck型led驱动电路下电后led回闪的问题；

2.本发明所述电路在系统启动阶段不对恒流控制电路的vcc信号输入端放电，不会增大系统启动电流，系统上电时间不会增加，从而实现系统启动上电时间较短；

3.本发明所述电路在电源断开后，恒流控制电路的vcc信号输入端的电容c2进行了2^n-1次反复充电和放电，可以对线电压端的储能电容c1进行充分放电，使得线电压完全下电，vcc信号输入端的电容c2充电及放电次数很多，过程延长，使得恒流控制电路的放电电流可以设置的比较小，从而避免因瞬时放电的大电流导致结型场效应管和恒流控制电路损伤，提高了系统可靠性。

作为优选，所述计数器单元包括延时单元、第二非门、第三非门、与门、n个串联的d触发器和rs触发器，所述rs触发器包括第一或非门和第二或非门，所述延时单元的输入端、第二非门的输入端和第1个d触发器的时钟输入端clk相连且作为计数器单元的uvlo信号输入端，每个所述d触发器的第一输出端q与其后一级的d触发器的时钟输入端clk相连，所述第n个d触发器的第一输出端q与第二或非门的第二输入端相连，每个所述d触发器的输入端d与其本身的第二输出端相连,所述n个d触发器的reset端均与第三非门的输入端相连且作为计数器的reset信号输入端，所述第一或非门的第一输入端与与门的输出端相连，第二输入端与第二或非门的输出端相连，输出端与第二或非门的第一输入端相连，所述第二或非门的第三输入端与第三非门的输出端相连，输出端作为计数器单元的discharge信号输出端。

附图说明

图1是现有的防止下电回闪的led驱动电路的结构示意图；

图2是图1所示的电路结构在电源关断后的波形示意图；

图3是本发明的电路结构示意图；

图4是本发明的计数器单元的结构示意图；

图5是本发明的电路结构在电源关断后的波形示意图。

具体实施方式

结合图3至图5，详细说明本发明的一个具体实施例，但不对本发明的权利要求做任何限定。

如图3所示，一种防止下电回闪的buck型led驱动电路，包括电源vac、开关s1、第一二极管d1、第二二极管d2、第三二极管d3、第四二极管d4、第五二极管d5、电感l1、led、结型场效应管jfet1、第一电容c1、第二电容c2、第一非门not1、电阻r、mos管n1、功率管q1、vcc欠压保护单元、计数器复位单元、计数器单元和恒流控制电路；

第一二极管d1的阳极与第三二极管d3的阴极相连；

第一二极管d1的阴极、第二二极管d2的阴极、第一电容c1的一端、第五二极管d5的阴极和led的阳极相连；

第二二极管d2的阳极与第四二极管d4的阴极相连；

第三二极管d3的阳极和第四二极管d4的阳极相连且接地；

电源vac的一端通过开关s1与第一二极管d1的阳极相连，另一端与第四二极管d4的阴极相连；

第一电容c1的另一端接地；

结型场效应管jfet1的栅极接地，漏极分别与第五二极管d5的阳极、电感l1的一端和功率管q1的漏极相连，源极分别与电阻r1的一端、第二电容c2的一端和恒流控制电路的vcc信号端相连；

电感l1的另一端与led的阴极相连；

功率管q1的栅极与恒流控制电路的信号输出端相连，源极接地；

第二电容c2的另一端接地；

mos管n1的栅极分别与计数器单元的discharge信号输出端和第一非门not1的输入端相连，源极接地，漏极与电阻r1的另一端相连；

第一非门not1的输出端与恒流控制电路的enable信号输入端相连；

vcc欠压保护单元的输入端与恒流控制电路的vcc信号输入端相连，输出端分别与计数器单元的uvlo信号输入端和恒流控制电路的uvlo信号输入端相连；

计数器复位单元的输入端与恒流控制电路的vcc信号输入端相连，输出端与计数器单元的reset信号输入端相连。

vcc欠压保护单元为迟滞比较器，用于检测恒流控制电路vcc信号输入端的电压信号并将其与自身的阈值电压比较，根据比较结果产生方波控制信号uvlo，uvlo信号用于控制恒流控制电路且作为计数器单元的输入信号，所述阈值电压包括高阈值电压von和低阈值电压voff；

计数器复位单元为比较器，用于检测恒流控制电路vcc信号输入端的电压信号并将其与自身的阈值电压比较，所述阈值电压为vreset，根据比较结果产生计数器单元复位所需的reset信号；

vcc欠压保护单元的阈值电压和计数器复位单元的阈值电压的关系为：vreset<voff<von

计数器单元用于对uvlo信号的周期进行计数，根据计数阶段的不同，计数器单元discharge信号输出端输出不同的信号，开始计数前，计数器单元discharge信号输出端输出的信号为低电平，计数器开始计数后且计数器计满前，计数器单元discharge信号输出端输出的信号为高电平，计数器计满后，计数器单元discharge信号输出端输出的信号为低电平；

恒流控制电路在其uvlo信号输入端和enable信号输入端的信号均为高电平时工作，否则不工作。

本发明的工作原理为：

功率管q1只在恒流控制电路的uvlo信号输入端和enable信号输入端输入的信号同时为高电平时才会工作。计数器复位单元为一个比较器，输入信号为恒流控制电路的电源vcc电压，阈值电压为vreset。vcc欠压保护单元为一个迟滞比较器，输入信号为恒流控制电路的电源vcc电压，低阈值电压为voff，高阈值电压为von。其中，计数器复位单元和vcc欠压保护单元的各阈值电压的大小关系设置为：vreset<voff<von。

系统启动时，恒流控制电路的vcc信号输入端的电压信号由0v上升，当vcc信号输入端的的电压信号值低于计数器复位单元的阈值电压vreset时，计数器复位单元输出端输出的reset信号为低电平，对计数器单元进行复位。计数器单元输出端输出的信号为低电平时，放电mos管n1关闭，恒流控制电路enable信号输入端的信号为高电平。

vcc信号输入端的电压信号继续上升到高于vreset但低于vcc欠压保护单元的高阈值电压von(即vreset<vcc<von)时，vcc欠压保护单元输出端的uvlo信号一直为低电平，计数器复位单元输出端输出的reset信号一直为高电平，计数器单元输出端的信号一直为低电平，放电mos管n1一直关闭，恒流控制电路enable信号输入端的信号一直为高电平。

当vcc信号输入端的电压由vreset继续上升到高于vcc欠压保护单元的高阈值电压von(即恒流控制电路开始工作的启动电压)后，vcc欠压保护单元输出端输出的uvlo信号由低电平变为高电平，恒流控制电路开始工作，驱动功率管q1开始工作，led亮起。

上述过程中，由于系统启动时，放电mos管n1保持关闭，不对恒流控制电路的vcc信号输入端放电，结型场效应管jfet1的电流等于vcc信号输入端的电容c2的充电电流，vcc信号输入端的电容c2的充电电流很大，所以系统启动时间会很小。

电源开关s1断开后，恒流控制电路vcc信号输入端的电压下降，当vcc信号输入端的电压下降到低于vcc欠压保护单元的低阈值电压voff时，vcc欠压保护单元输出端输出的uvlo信号由高电平变为低电平，计数器单元开始对其uvlo信号输入端的方波信号开始计数，mos管n1栅极连接的discharge信号输出端的信号由低电平变为高电平，mos管n1导通，并对恒流控制电路vcc信号输入端连接的电容c2放电；同时，恒流控制电路enable信号输入端的信号变为低电平，功率管q1停止工作。电阻r1用于设置mos管n1的放电电流值，该电流值可以设置的比结型场效应管jfet1的电流小。因为mos管n1放电电流小于结型场效应管jfet1的电流，并且vcc信号输入端的电压下降到低于vcc欠压保护单元的低阈值电压voff时，恒流控制电路消耗的电流减小，所以vcc信号输入端的电压会上升。当vcc信号输入端的电压上升到高于vcc欠压保护单元的高阈值电压von后，vcc欠压保护元输出端的uvlo信号由低电平变为高电平，恒流控制电路消耗的电流增大，vcc信号输入端的电压再次下降。如此反复，vcc信号输入端的电容c2会反复放电并又充电。

在c2反复放电并又充电过程中，计数器单元discharge信号输出端输出的信号锁定为高电平，mos管n1保持导通，保持对恒流控制电路的vcc信号输入端放电；恒流控制电路的enable信号输入端锁定为低电平，功率管q1不工作；计数器单元对uvl0信号输入端输入的方波进行计数，每次电容c2的充放电过程对应一个uvlo信号输入端的方波信号。只有当电容c2经过2^n-1次放电并又充电过程后，计数器单元discharge信号输出端输出的信号才会由高电平变为低电平并关断mos管n1，恒流控制电路enable信号输入端的信号由低电平变为高电平并允许功率管q1工作。由于计数器单元的复位电压vreset小于vcc欠压保护单元的低阈值电压voff，所以vcc信号输入端的电压下降到vcc欠压保护单元低阈值电压voff时，不会触发reset信号电平改变，因而在c2反复放电并又充电过程中计数器单元不复位。因为vcc电容放电并又充电过程(最多重复2^n-1次，n由计数器本身的计数次数决定，可以根据需求自行设定)，可以对线电压vin上连接的储能电容c1充分放电，使线电压完全下电，避免led灯再次点亮。因为vcc信号输入端的电容c2放电并又充电次数很多，过程延长，通过电阻r1设置的放电电流可以设置的比较小，从而避免因瞬时放电的大电流导致恒流控制电路和结型场效应管jfet1的损伤，从而提高了系统的可靠性。

如图4所示为本发明所述电路在电源关断后的电路波形示意图。

本发明所述的计数器单元可以采用如图4所述的结构，计数器单元包括延时单元、第二非门not2、第三非门not3、与门and1、n个串联的d触发器和rs触发器，rs触发器包括第一或非门nor1和第二或非门nor2，延时单元的输入端、第二非门not2的输入端和第1个d触发器的时钟输入端clk相连且作为计数器单元的uvlo信号输入端，每个d触发器的第一输出端q与其后一级的d触发器的时钟输入端clk相连，第n个d触发器的第一输出端q与第二或非门nor2的第二输入端相连，每个d触发器的输入端d与其本身的第二输出端相连,所述n个d触发器的reset端均与第三非门not3的输入端相连且作为计数器的reset信号输入端，第一或非门nor1的第一输入端与与门and1的输出端相连，第二输入端与第二或非门nor2的输出端相连，输出端与第二或非门nor2的第一输入端相连，第二或非门nor2的第三输入端与第三非门not3的输出端相连，输出端作为计数器单元的discharge信号输出端。

其工作原理为：恒流控制电路的vcc信号输入端的电压由0v上升到复位电压vreset阶段，reset信号输入端的信号为低电平，uvlo信号输入端的信号为低电平，d触发器和rs触发器被清零，discharge信号输出端的信号被置为低电平，因而恒流控制电路的enable信号输入端的信号被置为高电平。当恒流控制电路的vcc信号输入端的电压大于vreset时，reset信号输入端的信号保持为高电平。当c2反复放电并又充电时，每次uvlo信号输入端的信号由高电平变为低电平，rs触发器第一或非门nor1的第一输入端出现一次高电平脉冲，对rs触发器进行一次置位，重置discharge信号输出端的信号为高电平。当恒流控制电路反复重启时，每次uvlo信号输入端的信号由低电平变为高电平，d触发器进行一次计数，直至最后一位d触发器的输出端q输出的信号由低电平变为高电平(此种结构中d触发器的个数n即等于前文中提到的重复2^n-1次中的n)，discharge信号输出端的信号才由高电平变为低电平，恒流控制电路enable信号输入端的信号由低电平变为高电平，功率管q1可以开始工作。

综上所述，本发明具有以下优点：

1.本发明解决了buck型led驱动电路下电后led回闪的问题；

2.本发明所述电路在系统启动阶段不对恒流控制电路的vcc信号输入端放电，不会增大系统启动电流，系统上电时间不会增加，从而实现系统启动上电时间较短；

3.本发明所述电路在电源断开后，恒流控制电路的vcc信号输入端的电容c2进行了2^n-1次反复充电和放电，可以对线电压端的储能电容c1进行充分放电，使得线电压完全下电，vcc信号输入端的电容c2充电及放电次数很多，过程延长，使得恒流控制电路的放电电流可以设置的比较小，从而避免因瞬时放电的大电流导致结型场效应管和恒流控制电路损伤，提高了系统可靠性。

可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。