面向物联网的亚阈值CMOS电平转换电路及实现方法与流程

本发明涉及多电源电压集成电路设计领域，特别涉及面向物联网的亚阈值cmos电平转换电路及实现方法，该亚阈值cmos电平转换电路具有高速、能量高效、宽输入范围的突出特性。

背景技术：

多电源电压技术已被广泛应用于现代低功耗集成电路设计中(y.kim,i.hong,andh.-j.yoo,“a0.5v54wultra-low-powerrecognitionprocessorwith93.5compression,”inieeeint.solid-statecircuitsconf.(isscc)dig.tech.papers,sanfrancisco,ca,feb2015,pp.330-331)。该技术将电路分成不同的模块，各个模块工作在各自不同的电源中：非关键块模块使用提供近/低阈值电压(vddl)以优化功耗，而较高的电压(vddh)提供给关键模块实现速度最大化。因此，电平移位器成为不同电压域之间通信的不可或缺的电路单元。同时，由于现代集成电路设计的数据带宽增加，电平转换器的数量显着增加。为了优化整个设计的性能，电平转换器必须实现低功率，小面积和低传播延迟的技术目标。

目前的cmos电平转化器都是基于两种传统的电平转换器：一种是交叉耦合电平转换器；另一种是基于电流镜的电平转换器。图1(a)-图1(b),为两个传统电平转换器的原理图。其中，图1(a)的交叉耦合电平移位器利用一对交叉耦合的pmos对(mp1和mp2)中的正反馈产生全摆幅电压输出。但是，当输入电压低于nmos的阈值电压时，下拉的nmos对(mn1和mn2)的驱动强度将比上拉的pmos对的驱动强度弱很多。因此，输出逻辑可能无法切换。这个问题可以通过将nmos的尺寸增加几个数量级来解决，同时需要更大的功耗和硅面积。图1(b)中的另一种传统电平移位器利用电流镜实现电平的转化。但是该转化器的缺点为当输入为高电平时，流过mp1的电流会引起的较大的静态功率。

另外，目前的电平转换器普遍都存在功率泄漏比较大、输入电平范围窄以及从低电平到高电平转换的延迟时间较长的问题。

技术实现要素：

本发明要解决的技术问题是，提供一种面向物联网的低延时，能量高效、超低电压输入的亚阈值电平转换器。

解决上述技术问题，本发明提供了亚阈值电平转换器，其包括了：具有反馈回路的电流镜和交叉耦合电路，并通过前级电流镜和多阈值mos器件来平衡整体转换器的上拉和下拉网络的驱动能力，实现了该转化器功耗、速度和面积的最优化。

具体地，在本发明中提供了一种亚阈值cmos电平转换电路，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，

所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，

所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中nmos的阈值之上。

更进一步，所述反馈回路的电流镜包括：第一正常阈值电压pmos、第二正常阈值电压pmos、第一高阈值电压pmos，

所述第一正常阈值电压pmos和第二正常阈值电压pmos的源极分别接高供电电压，

所述第一正常阈值电压pmos的漏极接所述第一高阈值电压pmos的源极，

还包括：第一低阈值电压nmos、第二低阈值电压nmos，

所述第一低阈值电压nmos的源极接地，所述第二正常阈值电压pmos的漏极接所述第二低阈值电压nmos的漏极，所述第二低阈值电压nmos的源极接地，

所述第一正常阈值电压pmos和所述第二正常阈值电压pmos的栅极接所述第一正常阈值电压pmos的漏极，所述第一高阈值电压pmos的栅极接所述第二正常阈值电压pmos的漏极；

同时，将所述第一低阈值电压nmos的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，

将所述第二低阈值电压nmos的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；

将所述第一正常阈值电压pmos的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压pmos的漏极作为所述电流镜的第二输出端。

更进一步，所述交叉耦合电路包括：第三低阈值电压nmos、第四低阈值电压nmos、第四高阈值电压pmos以及第五高阈值电压pmos，

所述第四高阈值电压pmos和所述第五高阈值电压pmos的源极接高供电电压，所述第四高阈值电压pmos的栅极接所述第五高阈值电压pmos的漏极，所述第五高阈值电压pmos的栅极接第四高阈值电压pmos的漏极；所述第三低阈值电压nmos的漏极接所述第四高阈值电压pmos的漏极，所述第四低阈值电压nmos的漏极接第五高阈值电压pmos的漏极，所述第三低阈值电压nmos的源极和第四低阈值电压nmos的源极接地；

将所述第三低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端，

将所述第四低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端；

将所述第五高阈值电压pmos的漏极作为所述亚阈值cmos电平转换电路的输出端。

本发明的有益效果：

在本发明中的亚阈值电平转换器，通过利用前级电流镜和多阈值mos器件优化及平衡了整体转换器的上拉和下拉网络(交叉耦合电路上拉下拉网络分别有两个高阈值pmos和两个低阈值nmos组成)的驱动能力，实现了低延时、低功耗、小面积和超低亚阈值电压输入的设计目标。

附图说明

图1(a)、(b)是现有技术中的电平转换器结构示意图；

图2是本发明一实施例中的亚阈值电平转换器的结构示意图；

图3是工作原理配合其各节点的瞬态仿真波形示意图；

图4是电平转换器的总功耗和vddl关系示意图；

图5是漏电流和输入vddl关系示意图；

图6是vddl和传播延迟的对应关系示意图；

图7是0.2v转换为1.2v时的工作频率和总功耗、总能量消耗的关系示意图；

图8是本发明的实现方法流程示意图。

具体实施方式

现在将参考一些示例实施例描述本公开的原理。可以理解，这些实施例仅出于说明并且帮助本领域的技术人员理解和实施例本公开的目的而描述，而非建议对本公开的范围的任何限制。在此描述的本公开的内容可以以下文描述的方式之外的各种方式实施。

如本文中所述，术语“包括”及其各种变体可以被理解为开放式术语，其意味着“包括但不限于”。术语“基于”可以被理解为“至少部分地基于”。术语“一个实施例”可以被理解为“至少一个实施例”。术语“另一实施例”可以被理解为“至少一个其它实施例”。

请参考图2是本发明一实施例中的亚阈值电平转换器的结构示意图，一种亚阈值cmos电平转换电路，包括：输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，所述反馈回路的电流镜位于前级，与位于后级的交叉耦合电路相连，所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中nmos的阈值之上。通过利用前级电流镜将输入电压提升到交叉耦合电路中nmos的阈值之上，平衡优化了上来下拉网络的驱动力，实现了功耗、延时的最优化，输入电压的宽范围。

作为本实施例中的优选，所述反馈回路的电流镜包括：第一正常阈值电压pmos1、第二正常阈值电压pmos2、第一高阈值电压pmos3，所述第一正常阈值电压pmos1和第二正常阈值电压pmos2的源极分别接高供电电压，所述第一正常阈值电压pmos1的漏极接所述第一高阈值电压pmos3的源极，还包括：第一低阈值电压nmos3、第二低阈值电压nmos4，所述第一低阈值电压nmos3的源极接地，所述第二正常阈值电压pmos2的漏极接所述第二低阈值电压nmos4的漏极，所述第二低阈值电压nmos4的源极接地，所述第一正常阈值电压pmos1和所述第二正常阈值电压pmos2的栅极接所述第一正常阈值电压pmos1的漏极，所述第一高阈值电压pmos3的栅极接所述第二正常阈值电压pmos2的漏极；同时，将所述第一低阈值电压nmos3的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，将所述第二低阈值电压nmos4的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；将所述第一正常阈值电压pmos1的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压pmos2的漏极作为所述电流镜的第二输出端。本实施例中提出的电平转换器的cmos电平转换电路实现如图2所示，同时优选地可以采用多阈值器件(mtcmos)技术优化传播延迟和降低能量消耗，采用多阈值器件的配合使用进一步优化了cmos电平转换电路的设计。其中，输入in的互补信号in_not由低阈值的所述输入缓冲器生成，而采用低阈值器件的目的是减小输入的延迟。紧接着，前级电流镜将输入电压升高到接近或高于nmos阈值的电压，来平衡后面的交叉耦合电路上来和下拉驱动能力。高阈值pmos(mp3)接入电流镜的反馈回路，用于消除前端电流镜中的静态电流。

使用高阈值pmos的原因是可以进一步减少其漏电流。下拉网络(mn1，mn2，mn3和mn4)均以低阈值nmos实现，而上拉网络由高阈值的pmos(mp4和mp5)来组成，限制电路的工作电流。

作为本实施例中的优选，所述交叉耦合电路包括：第三低阈值电压nmos7、第四低阈值电压nmos8、第四高阈值电压pmos5以及第五高阈值电压pmos6，所述第四高阈值电压pmos和所述第五高阈值电压pmos的源极接高供电电压，所述第四高阈值电压pmos的栅极接所述第五高阈值电压pmos的漏极，所述第五高阈值电压pmos的栅极接第四高阈值电压pmos的漏极；所述第三低阈值电压nmos的漏极接所述第四高阈值电压pmos的漏极，所述第四低阈值电压nmos的漏极接第五高阈值电压pmos的漏极，所述第三低阈值电压nmos的源极和第四低阈值电压nmos的源极接地；进一步，将所述第三低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端，进一步，将所述第四低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端；进一步，将所述第五高阈值电压pmos的漏极作为所述亚阈值cmos电平转换电路的输出端。

在一些实施例中，在所述反馈回路的电流镜的第一输入端接输入电平。

在一些实施例中，在所述反馈回路的电流镜的第二输入端接输入电平并通过所述输入缓冲器输出。

在一些实施例中，在所述输入缓冲器的电源输入端接低供电电压。

在一些实施例中，所述输出缓冲器接在亚阈值电平转换器的输出端。

在一些实施例中，所述输出缓冲器的电源输入端接高供电电压。

在一些实施例中，cmos电平转换电路还包括：多阈值器件mtcmos，用以减少输入延迟。

请参考图3是工作原理配合其各节点的瞬态仿真波形示意图，具体地在本实施例中的亚阈值电平转换器的工作原理配合其各节点的瞬态仿真波形进行描述如下：这里低电源电压vddl和高电源电压vddh分别为0.2v和1.2v。差分输入in和in_not的频率为1mhz。首先，在逻辑高到低转换期间，即in为高，in_not为低，mn1为导通状态。电流i1流经mp1，mp3和mn1。然后此电流镜像到mp2。当mn2关闭时，节点a将被充电，直到mp3关闭。由于使用mp3的反馈，静态电流降低。使用高阈值电压的pmos实现mp3，进一步减少静态电流。另一方面，在逻辑低到高转换期间，即in为低，in_not为高，mn1关闭，mn2导通。节点a将放电到地，而节点b将升高到电压vddh-vth：mp1-vth：mp3。vth：mp1和vth：mp3分别是mp1和mp3的阈值电压。最后，交叉耦合结构进一步将高电平电压提高到1.2v的vddh。由于节点a和b具有超过或接近nmos阈值的高电平电压，所以a和b可以容易地超过相应的pmos晶体管mp4和mp5的驱动强度以成功地翻转。值得注意的是，节点a和b的高电平电压应合适地调整：如果太高，整个电平转换器的功耗将会很大；如果太低，则需要很大尺寸的mp4和mp5才能转换成功。下拉网络和上拉网络分别以低本实施例中电平转换器的已经由65nmmtcmos工艺实现。其具体测试结果如下：

为了测试功耗，vddl从为0.1v变化至1v，并以1mhz的频率馈电。图4显示了本实施例中提出的电平转换器的总功耗跟vddl关系。可以看出vddl从0.2v到0.7v为功耗的优化区间。当vddl低于0.2v时，功率消耗大的原因是前级电流镜中的nmos对(mn1和mn2)的驱动强度受到小的vddl的限制。因此，用于交叉耦合结构的输入节点a或b不能完全放电到地。在节点a或b处逻辑“0”的较大电压将引起低阈值电压的mn5或mn6更高的功耗。另一方面，由于低阈值电压输入缓冲器(mp11和mn11)，当vddl高于0.7v时，总功率增加。

本实施例中的漏电流和输入vddl关系如图5所示。在功率优化区域(即vddl为0.2v至0.7v)，漏电功率约为2.1nw。当vddl超过0.7v时，总漏电流显着增加，这主要是因为输入低阈值电压的输入缓冲器的漏电流增大。

图6为了vddl和传播延迟的对应关系。可见，传播延迟与vddl成反比关系，这表明本实施例中中的电平移位器能够以较大的vddl工作在较高频率。典型的传播延迟在0.2v的vddl时为20.38ns。图7为0.2v转换为1.2v时的工作频率和总功耗、总能量消耗的关系。其中，功耗与输入频率成正比。vddl为0.2v的最大工作频率为16mhz。当转换0.2v至1.2v，时钟频率为10mhz时，每个转换的最小能量消耗为26.61fj。

此电平转换器的性能与现有电平转换器的性能对比如表1所示。本实施例中提出的电平转换器设计在实施的设计中具有最低的可转换vddl(0.09v)和最低延迟(20.38ns)，消耗最低的每转换能量(26.61fj)的显著优势。

表1为本实施例中电平转换器与其它电平转换器实现的性能对比图

请参考图8是本发明的实现方法流程示意图本实施例还提供了一种亚阈值cmos电平转换电路的实现方法，包括如下步骤：

步骤s1配置输入缓冲器、反馈回路的电流镜、交叉耦合电路以及输出缓冲器，

步骤s2将所述输入缓冲器作为低阈值电压的反相器，所述交叉耦合电路的输出经输出缓冲器输出，

步骤s3将所述反馈回路的电流镜置于前级，与位于后级的交叉耦合电路相连，

步骤s4通过所述反馈回路的电流镜将输入电压提升至所述交叉耦合电路中nmos的阈值之上。

作为本实施例中的优选，在步骤s3中，所述反馈回路的电流镜包括：第一正常阈值电压pmos、第二正常阈值电压pmos、第一高阈值电压pmos，

所述第一正常阈值电压pmos和第二正常阈值电压pmos的源极分别接高供电电压，

所述第一正常阈值电压pmos的漏极接所述第一高阈值电压pmos的源极，

还包括：第一低阈值电压nmos、第二低阈值电压nmos，

所述第一低阈值电压nmos的源极接地，所述第二正常阈值电压pmos的漏极接所述第二低阈值电压nmos的漏极，所述第二低阈值电压nmos的源极接地，

所述第一正常阈值电压pmos和所述第二正常阈值电压pmos的栅极接所述第一正常阈值电压pmos的漏极，所述第一高阈值电压pmos的栅极接所述第二正常阈值电压pmos的漏极；

同时，将所述第一低阈值电压nmos的栅极作为所述电流镜的第一输入端接输入缓冲器的一端，

将所述第二低阈值电压nmos的栅极作为所述电流镜的第二输入端接输入缓冲器的另一端；

将所述第一正常阈值电压pmos的漏极作为所述电流镜的第一输出端，将所述第二正常阈值电压pmos的漏极作为所述电流镜的第二输出端。

作为本实施例中的优选，在步骤s3中，所述交叉耦合电路包括：第三低阈值电压nmos、第四低阈值电压nmos、第四高阈值电压pmos以及第五高阈值电压pmos，

所述第四高阈值电压pmos和所述第五高阈值电压pmos的源极接高供电电压，所述第四高阈值电压pmos的栅极接所述第五高阈值电压pmos的漏极，所述第五高阈值电压pmos的栅极接第四高阈值电压pmos的漏极；所述第三低阈值电压nmos的漏极接所述第四高阈值电压pmos的漏极，所述第四低阈值电压nmos的漏极接第五高阈值电压pmos的漏极，所述第三低阈值电压nmos的源极和第四低阈值电压nmos的源极接地；

将所述第三低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端，

将所述第四低阈值电压nmos的栅极接所述反馈回路的电流镜的第二输出端；

将所述第五高阈值电压pmos的漏极作为所述亚阈值cmos电平转换电路的输出端。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

总体而言，本公开的各种实施例可以以硬件或专用电路、软件、逻辑或其任意组合实施。一些方面可以以硬件实施，而其它一些方面可以以固件或软件实施，该固件或软件可以由控制器、微处理器或其它计算设备执行。虽然本公开的各种方面被示出和描述为框图、流程图或使用其它一些绘图表示，但是可以理解本文描述的框、设备、系统、技术或方法可以以非限制性的方式以硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其它计算设备或其一些组合实施。

此外，虽然操作以特定顺序描述，但是这不应被理解为要求这类操作以所示的顺序执行或是以顺序序列执行，或是要求所有所示的操作被执行以实现期望结果。在一些情形下，多任务或并行处理可以是有利的。类似地，虽然若干具体实现方式的细节在上面的讨论中被包含，但是这些不应被解释为对本公开的范围的任何限制，而是特征的描述仅是针对具体实施例。在分离的一些实施例中描述的某些特征也可以在单个实施例中组合地执行。相反对，在单个实施例中描述的各种特征也可以在多个实施例中分离地实施或是以任何合适的子组合的方式实施。