本发明涉及通信领域,具体而言,涉及一种序列确定方法及装置、设备。
背景技术
由于信道噪声的存在,信道编码服务作为移动通信系统的独立部分,它保证着信息传递的可靠性、准确性和有效性。
极化码编码是一种被严格证明的可达信道容量的构造性编码方式,而且能满足5gnewrat中对通信吞吐量(throughput)和时延(latency)的要求。极化码编码后的码字可表示为x=u·gn。
其中,u=(u1,...,un)是由信息比特、已知比特和校验比特构成,
由于极化码的极化特性,每个输入比特可靠性不同,即不同位置的输入比特误比特率(ber)不同,故在编码时将信息比特和校验比特排列到可靠度较高的位置(即,ber较小的位置),将已知比特排列到可靠度较低的位置能有效减小误块率(bler),提高译码性能。
在现有技术中,不同极化码母码长度(mothercodelength)下,实现将信息比特、校验比特和已知比特重排、速率匹配均需要通过不同的硬件实现,并且实现复杂。
针对相关技术中的上述技术问题,目前尚未提出有效的解决方案。
技术实现要素:
本发明实施例提供了一种序列确定方法及装置、设备,以至少解决相关技术中5gnewrat中没有相应的序列确定方法的问题。
根据本发明的一个实施例,提供了一种序列确定方法,包括:根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将所述第二比特序列进行极化码编码,得到极化码编码后比特序列;从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t。
可选地,在根据到索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列之前,方法还包括:将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。
可选地,在从极化码编码后比特序列中选取t个比特作为待发送比特序列之前,方法还包括:将极化码编码后比特序列组成第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;其中,第二预定变换包括:行置换或者列置换;从极化码编码后比特序列中选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中选取t个比特作为待发送比特序列。
可选地,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
或者,
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
可选地,在rre不变的情况下,cre为满足rre×cre≥n的最小值;或者,在cre不变的情况下,rre为满足rre×cre≥n的最小值。
可选地,将第一索引矩阵经过第一预定变换得到第二索引矩阵包括以下至少之一:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
可选地,π1(i)通过以下至少之一方式获取:π1(i)=bro(i),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数i转换为第一二进制数(bn1-1,bn1-2,...,b0),将第一二进制数反序排列得到第二二进制数(b0,b1,...,bn1-1),再将第二二进制数转换成十进制数得到π1(i),其中,n1=log2(cre),0≤i≤cre-1;π1(i)={s1,s2,s3},其中,s1={0,1,...,i1-1},s2={i2,i3,i2+1,i3+1,...,i4,i5},s3为{0,1,...,cre-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cre/8≤i1≤i2≤cre/3,i2≤i4≤i3≤2cre/3,i3≤i5≤cre-1,其中,i1、i2、i3、i4和i5均为正整数,且s1,s2与s3任意两者的交集为空集;π1(i)={i},其中,序列{i}由mor的列索引r按照函数f(r)计算得到的数值结果升序或降序顺序排列得到,0≤r≤cre-1,f(r)具有单调性。
可选地,f(r)包括以下至少之一:
可选地,π2(j)通过以下至少之一方式获取:π2(j)=bro(j),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数j转换为第三二进制数(bn2-1,bn2-2,...,b0),将第三二进制数反序排列得到第四二进制数(b0,b1,...,bn2-1),再将第四二进制数转换成十进制数得到π2(j),其中,n2=log2(rre),0≤j≤rre-1;π2(j)={s4,s5,s6},其中,s4={0,1,...,j1-1},s5={j2,j3,j2+1,j3+1,...,j4,j5},s6为{0,1,...,rre-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rre/8≤j1≤j2≤rre/3,j2≤j4≤j3≤2rre/3,j3≤j5≤rre-1,其中,j1、j2、j3、j4和j5均为正整数,且s4,s5与s6任意两者的交集为空集;π2(j)={j},其中,序列{j}中由mor的行索引s按照函数f(s)计算得到的数值结果升序或降序顺序排列得到,0≤s≤rre-1,f(s)具有单调性。
可选地,f(s)包括以下至少之一:
可选地,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
可选地,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
可选地,将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵包括以下至少之一:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
可选地,π3(g)通过以下至少之一方式获取:π3(g)=bro(g),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数g转换为第五二进制数(bn3-1,bn3-2,...,b0),将第五二进制数反序排列得到第六二进制数(b0,b11,...,bn3-1),再将第六二进制数转换成十进制数得到π3(g),其中,n3=log2(cvb),0≤g≤cvb-1;π3(g)={s1,s2,s3},其中,s1={0,1,...,g1-1},s2={g2,g3,g2+1,g3+1,...,g4,g5},s3为{0,1,...,cvb-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cvb/8≤g1≤g2≤cvb/3,g2≤g4≤g3≤2cvb/3,g3≤g5≤cvb-1,其中,g1、g2、g3、g4和g5均为正整数,且s1,s2与s3任意两者的交集为空集;π3(g)={g},其中,序列{g}由mog的列索引α按照函数f(α)计算得到的数值结果升序或降序顺序排列得到,0≤α≤cvb-1,f(α)具有单调性;π3(g)={q1,q2,q3},其中,q2={q1,q2,q1+1,q2+1,...,q3,q4},其中0≤q1<q3≤(cvb-1)/2,0≤q2<q4≤(cvb-1)/2,q1,q2,q3和q4均为正整数,q1和q3为{0,1,...,cvb-1}与q2差集中的其他元素,且q1,q2,q3任意两者的交集为空集;在nv1个相同位置上π3(g)与预定义序列v1的元素不同,其中,v1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nv1≤23;在nv2个相同位置上π3(g)与预定义序列v2的元素不同,其中,v2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nv2≤3。
可选地,f(α)包括以下至少之一:
可选地,π4(h)通过以下至少之一方式获取:π4(h)=bro(h),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数h转换为第七二进制数(bn4-1,bn4-2,...,b0),将第七二进制数反序排列得到第八二进制数(b0,b1,...,bn4-1),再将第八二进制数转换成十进制数得到π4(h),其中,n4=log2(rvb),0≤h≤rvb-1;π4(h)={s4,s5,s6},其中,s4={0,1,...,h1-1},s5={h2,h3,h2+1,h3+1,...,h4,h5},s6为{0,1,...,rvb-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rvb/8≤h1≤h2≤rvb/3,h2≤h4≤h3≤2rvb/3,h3≤h5≤rvb-1,其中,h1、h2、h3、h4和h5均为正整数,且s4,s5与s6任意两者的交集为空集;π4(h)={h},其中,序列{h}中由mog的行索引β按照函数f(β)计算得到的数值结果升序或降序顺序排列得到,0≤β≤rvb-1,f(β)具有单调性;π4(h)={o1,o2,o3},其中,o2={o1,o2,o1+1,o2+1,...,o3,o4},其中0≤o1<o3≤(rvb-1)/2,0≤o2<o4≤(rvb-1)/2,o1,o2,o3和o4均为正整数,o1和o3为{0,1,...,rvb-1}与o2差集中的其他元素,且o1,o2,o3任意两者的交集为空集;在nvv1个相同位置上π4(h)与预定义序列vv1的元素不同,其中vv1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nvv1≤23;在nvv2个相同位置上π4(h)与预定义序列vv2的元素不同,其中vv2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nvv2≤3。
可选地,f(β)包括以下至少之一:
可选地,通过第二索引矩阵得到m_index包括:从mre中按行或按列或按对角方式选取预定数量的索引,将预定数量的索引作为m_index。
可选地,从mre中按列选取预定数量的索引包括:从mre中第p列选取kp个索引,其中,
可选地,从mre中按列选取预定数量的索引包括以下至少之一:从mre中依次从第1,2,...,c1列选择kic1个索引,其中
可选地,从mre中按行选取预定数量的索引以下至少之一:从mre中依次从第1,2,...,r1行选择kir1个索引,其中
可选地,从mre中按对角方式选取预定数量的索引包括以下至少之一:从mre中依次从第-min(rre,cre)+1,-min(rre,cre)+2,...,d1条对角线选择kid1个索引,其中
可选地,在从mre中按行或按列或按对角方式选取预定数量的索引的过程中,跳过第二比特序列矩阵中未发送比特序列对应的索引,其中,所述第二比特序列矩阵为第一比特序列矩阵进行第二预定变换得到的,所述第一比特序列矩阵为所述极化码编码后比特序列组成,其中,所述第二预定变换包括:行置换或者列置换。
可选地,从第二比特序列矩阵中选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列。
可选地,从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中的起始位置t开始,按行或按列或按对角方式从第二比特序列矩阵中依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到第二比特序列矩阵中的最后一个比特或第一个比特继续选取,1≤t≤rvb×cvb。
可选地,从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列包括:在t小于或者等于极化码编码后比特序列的长度n时,按列依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按行依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按对角方式依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t大于极化码编码后比特序列的长度n时,从第二比特序列矩阵中第t个比特开始,按行或按列或按对角方式依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到最后一个比特或者第一个比特继续选取,其中,1≤t≤rvb×cvb;其中,n为正整数。
可选地,从第二比特序列矩阵中按列依次选取t个比特包括以下至少之一:依次从第1,2,...,e1列选择tie1个比特,其中,
可选地,从第二比特序列矩阵中按行依次选取t个比特包括以下至少之一:依次从第1,2,...,f1行选择tif1个比特,其中
可选地,从第二比特序列矩阵中按对角方式依次选取t个比特包括以下至少之一:依次从第-min(rvb,cre)+1,-min(rvb,cvb)+2,...,g1条对角线选择tig1个比特,其中
根据本发明的一个实施例,提供了一种序列确定装置,包括:重排模块,用于根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;编码模块,用于将第二比特序列进行极化码编码,得到极化码编码后比特序列;选取模块,用于从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t。
可选地,装置还包括:第一变换模块,用于将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。
可选地,装置还包括:第二变换模块,用于将极化码编码后比特序列组成第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;其中,第二预定变换包括:行置换或者列置换;选取模块,还用于从第二比特序列矩阵中选取t个比特作为待发送比特序列。
可选地,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
可选地,在rre不变的情况下,cre为满足rre×cre≥n的最小值;或者,在cre不变的情况下,rre为满足rre×cre≥n的最小值。
可选地,第一索引矩阵用于通过以下至少之一方式得到第二索引矩阵:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
可选地,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
可选地,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
可选地,第二比特序列矩阵用于通过以下至少之一方式得到第二比特序列矩阵:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
根据本发明的一个实施例,提供了一种设备,包括:处理器,用于根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;以及从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t;存储器,与处理器耦接。
可选地,处理器,还用于将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。
可选地,处理器,还用于将极化码编码后比特序列组成第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;以及从第二比特序列矩阵中选取t个比特作为待发送比特序列其中,第二预定变换包括:行置换或者列置换。
可选地,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
可选地,在rre不变的情况下,cre为满足rre×cre≥n的最小值;或者,在cre不变的情况下,rre为满足rre×cre≥n的最小值。
可选地,处理器还用于通过以下至少之一得到第二索引矩阵:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
可选地,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
可选地,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
可选地,处理器还用于通过以下至少之一得到第二比特序列矩阵:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
根据本发明的又一个实施例,还提供了一种存储介质,所述存储介质包括存储的程序,其中,所述程序运行时执行上述任一项所述的方法。
根据本发明的又一个实施例,还提供了一种处理器,所述处理器用于运行程序,其中,所述程序运行时执行上述任一项所述的方法。
通过本发明,根据索引序列m_index中的索引将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;从极化码编码后比特序列中选取t个比特作为待发送比特序列,即本发明提供了一种待发送比特序列的确定方法,因而解决了上述相关技术中5gnewrat中没有相应的序列确定方法的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是本发明实施例的一种序列确定方法的移动终端的硬件结构框图;
图2是根据本发明实施例的序列确定方法的流程图;
图3是根据本发明实施例的序列确定装置的结构框图;
图4是根据本发明实施例3提供的设备的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
实施例1
本申请实施例1所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例,图1是本发明实施例的一种序列确定方法的移动终端的硬件结构框图。如图1所示,移动终端10可以包括一个或多个(图中仅示出一个)处理器102(处理器102可以包括但不限于微处理器mcu或可编程逻辑器件fpga等的处理装置)、用于存储数据的存储器104、以及用于通信功能的传输装置106。本领域普通技术人员可以理解,图1所示的结构仅为示意,其并不对上述电子装置的结构造成限定。例如,移动终端10还可包括比图1中所示更多或者更少的组件,或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块,如本发明实施例中的序列确定方法对应的程序指令/模块,处理器102通过运行存储在存储器104内的软件程序以及模块,从而执行各种功能应用以及数据处理,即实现上述的方法。存储器104可包括高速随机存储器,还可包括非易失性存储器,如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中,存储器104可进一步包括相对于处理器102远程设置的存储器,这些远程存储器可以通过网络连接至移动终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端10的通信供应商提供的无线网络。在一个实例中,传输装置106包括一个网络适配器(networkinterfacecontroller,nic),其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中,传输装置106可以为射频(radiofrequency,rf)模块,其用于通过无线方式与互联网进行通讯。
本申请实施例1所提供的方法实施例也可以在网络侧设备,比如基站中执行,但并不限于此。
在本实施例中提供了一种运行于上述移动终端或网络侧设备的序列确定方法,图2是根据本发明实施例的序列确定方法的流程图,如图2所示,该流程包括如下步骤:
步骤s202,根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;
步骤s204,将第二比特序列进行极化码编码,得到极化码编码后比特序列;
步骤s206,从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t。
通过上述步骤,根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;从极化码编码后比特序列中选取t个比特作为待发送比特序列,即本发明提供了一种待发送比特序列的确定方法,因而解决了上述相关技术中5gnewrat中没有相应的序列确定方法的问题。
需要说明的是,在上述步骤s202之前,上述方法还可以包括:将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。即在极化码编码过程中,第一索引矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一索引矩阵的另一维数即可,因此,可以在极化码的实现过程中,可以实现硬件的复用,因此,可以解决相关技术中极化码编码过程中硬件不能复用的问题。
需要说明的是,在从极化码编码后比特序列中选取t个比特作为待发送比特序列之前,方法还包括:将极化码编码后比特序列组成第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;其中,第二预定变换包括:行置换或者列置换;从极化码编码后比特序列中选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中选取t个比特作为待发送比特序列。即第一比特序列矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一比特序列矩阵的另一维数即可,因而可以在极化码的实现过程中,可以进一步实现硬件的复用,因此,进一步解决相关技术中极化码编码过程中硬件不能复用的问题。
需要说明的是,在将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵之后,上述方法还可以包括:将第二比特序列矩阵中比特序列存储在缓存中,从缓存中选取t个比特作为待发送比特序列。
需要说明的是,上述缓存可以表现为其他物理实体,或者逻辑存在,但并不限于此。
需要说明的是,上述第一索引矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一索引矩阵为二维矩阵为例,上述第一预定变换可以表现为:第一索引矩阵的行变换模式相同或者列变换模式相同。
以上述第一索引矩阵为二维矩阵为例,在本发明的一个实施例中,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
或者,
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
需要说明的是,上述rre和cre具有以下特征之一:在rre不变的情况下,cre为满足rre×cre≥n的最小值;在cre不变的情况下,rre为满足rre×cre≥n的最小值。
需要说明的是,将第一索引矩阵经过第一预定变换得到第二索引矩阵包括以下至少之一:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
在极化码编码过程中,由于mor到mre的每一行的置换模式相同,若固定mor和mre的列数,当极化码的母码长度(mothercodelength)变化时,只需要改变mor和mre的行数;或者,所述mor到mre的每一列的置换模式相同,若固定mor和mre的行数,当极化码的母码长度(mothercodelength)变化时,只需要改变mor和mre的列数。从而在极化码的实现过程中,对输入比特序列到编码器输入位置映射的硬件若是针对最大母码长度nmax,则也适用于母码长度小于nmax的情形,从而实现了硬件复用。
需要说明的是,上述π1(i)通过以下至少之一方式获取:方式一:π1(i)=bro(i),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数i转换为第一二进制数(bn1-1,bn1-2,...,b0),将第一二进制数反序排列得到第二二进制数(b0,b1,...,bn1-1),再将第二二进制数转换成十进制数得到π1(i),其中,n1=log2(cre),0≤i≤cre-1;方式二:π1(i)={s1,s2,s3},其中,s1={0,1,...,i1-1},s2={i2,i3,i2+1,i3+1,...,i4,i5},s3为{0,1,...,cre-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cre/8≤i1≤i2≤cre/3,i2≤i4≤i3≤2cre/3,i3≤i5≤cre-1,其中,i1、i2、i3、i4和i5均为正整数,且s1,s2与s3任意两者的交集为空集;方式三:π1(i)={i},其中,序列{i}由mor的列索引r按照函数f(r)计算得到的数值结果升序或降序顺序排列得到,0≤r≤cre-1,f(r)具有单调性。
以下举例说明上述三种方式:
对于方式一:若cre=8,i=6,则n1=log2(8)=3,将i=6转换成二进制数(b2,b1,b0)=(1,1,0),将所述二进制数(b2,b1,b0)=(1,1,0)反序排列得到(b0,b1,b2)=(0,1,1),再将所述二进制数(b0,b1,b2)=(0,1,1)转换成十进制得到π1(i)=3。
对于方式二:若cre=8,i1=2,i2=2,i3=4,i4=3,i5=5,则将s1={0,1},s2={2,4,3,5},s3={6,7};π1(i)={0,1,2,4,3,5,6,7}。
对于方式三:cre=8,{f(0),...,f(7)}={0,1,1.18,2.18,1.41,2.41,2.60,3.60},将f(0),...,f(7)从小到大排列,则得到π1(i)={1,2,3,5,4,6,7,8}。
需要说明的是,f(r)包括以下至少之一:
将r对应的的函数值初始化为f1(r),在f1(r)的基础上按照第一迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=2/σ2,σ2为噪声方差,cre=8,σ2=0,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤r≤cre-1,,{f(0),...,f(7)}={0.04,0.41,0.61,3.29,1.00,4.56,5.78,16.00};
将r对应的函数值初始化为f1(r),然后在f1(r)的基础上按照第二迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=0.5,cre=8,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤i≤cre-1,{f(0),...,f(7)}={0.008,0.152,0.221,0.682,0.313,0.779,0.850,0.991}。
需要说明的是,上述π2(j)通过以下至少之一方式获取:π2(j)=bro(j),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数j转换为第三二进制数(bn2-1,bn2-2,...,b0),将第三二进制数反序排列得到第四二进制数(b0,b1,...,bn2-1),再将第四二进制数转换成十进制数得到π2(j),其中,n2=log2(rre),0≤j≤rre-1;π2(j)={s4,s5,s6},其中,s4={0,1,...,j1-1},s5={j2,j3,j2+1,j3+1,...,j4,j5},s6为{0,1,...,rre-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rre/8≤j1≤j2≤rre/3,j2≤j4≤j3≤2rre/3,j3≤j5≤rre-1,其中,j1、j2、j3、j4和j5均为正整数,且s4,s5与s6任意两者的交集为空集;π2(j)={j},其中,序列{j}中由mor的行索引s按照函数f(s)计算得到的数值结果升序或降序顺序排列得到,0≤s≤rre-1,f(s)具有单调性。
需要说明的是,f(s)包括以下至少之一:
需要说明的是,上述对于π2(j)的解释,参考π1(i)的解释。
需要说明的是,上述第一比特序列矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一比特序列矩阵为二维矩阵为例,上述第二预定义变换为:第一比特序列矩阵的行变换模式相同或者列变换模式相同。
需要说明的是,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
需要说明的是,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
需要说明的是,将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵包括以下至少之一:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
在编码过程中,从编码后比特序列中选择合适的比特组成待发送比特序列即为速率匹配的过程。在极化码编码过程中,由于mog到mvb的每一行的置换模式相同,若固定mog和mvb的列数,当极化码的母码长度(mothercodelength)变化时,只需要改变mog和mvb的行数;或者,mog到mvb的每一列的置换模式相同,若固定mog和mvb的行数,当极化码的母码长度(mothercodelength)变化时,只需要改变mog和mvb的列数。
从而在极化码的实现过程中,对输入比特序列到极化码编码器输入位置映射的硬件若是针对最大母码长度nmax,则也适用于母码长度小于nmax的情形,从而实现了硬件复用。
需要说明的是,π3(g)通过以下至少之一方式获取:π3(g)=bro(g),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数g转换为第五二进制数(bn3-1,bn3-2,...,b0),将第五二进制数反序排列得到第六二进制数(b0,b11,...,bn3-1),再将第六二进制数转换成十进制数得到π3(g),其中,n3=log2(cvb),0≤g≤cvb-1;π3(g)={s1,s2,s3},其中,s1={0,1,...,g1-1},s2={g2,g3,g2+1,g3+1,...,g4,g5},s3为{0,1,...,cvb-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cvb/8≤g1≤g2≤cvb/3,g2≤g4≤g3≤2cvb/3,g3≤g5≤cvb-1,其中,g1、g2、g3、g4和g5均为正整数,且s1,s2与s3任意两者的交集为空集;π3(g)={g},其中,序列{g}由mog的列索引α按照函数f(α)计算得到的数值结果升序或降序顺序排列得到,0≤α≤cvb-1,f(α)具有单调性;π3(g)={q1,q2,q3},其中,q2={q1,q2,q1+1,q2+1,...,q3,q4},其中0≤q1<q3≤(cvb-1)/2,0≤q2<q4≤(cvb-1)/2,q1,q2,q3和q4均为正整数,q1和q3为{0,1,...,cvb-1}与q2差集中的其他元素,且q1,q2,q3任意两者的交集为空集;在nv1个相同位置上π3(g)与预定义序列v1的元素不同,其中,v1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nv1≤23;在nv2个相同位置上π3(g)与预定义序列v2的元素不同,其中,v2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nv2≤3。
需要说明的是,f(α)包括以下至少之一:
需要说明的是,π4(h)通过以下至少之一方式获取:π4(h)=bro(h),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数h转换为第七二进制数(bn4-1,bn4-2,...,b0),将第七二进制数反序排列得到第八二进制数(b0,b1,...,bn4-1),再将第八二进制数转换成十进制数得到π4(h),其中,n4=log2(rvb),0≤h≤rvb-1;π4(h)={s4,s5,s6},其中,s4={0,1,...,h1-1},s5={h2,h3,h2+1,h3+1,...,h4,h5},s6为{0,1,...,rvb-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rvb/8≤h1≤h2≤rvb/3,h2≤h4≤h3≤2rvb/3,h3≤h5≤rvb-1,其中,h1、h2、h3、h4和h5均为正整数,且s4,s5与s6任意两者的交集为空集;π4(h)={h},其中,序列{h}中由mog的行索引β按照函数f(β)计算得到的数值结果升序或降序顺序排列得到,0≤β≤rvb-1,f(β)具有单调性;π4(h)={o1,o2,o3},其中,o2={o1,o2,o1+1,o2+1,...,o3,o4},其中0≤o1<o3≤(rvb-1)/2,0≤o2<o4≤(rvb-1)/2,o1,o2,o3和o4均为正整数,o1和o3为{0,1,...,rvb-1}与o2差集中的其他元素,且o1,o2,o3任意两者的交集为空集;在nvv1个相同位置上π4(h)与预定义序列vv1的元素不同,其中vv1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nvv1≤23;在nvv2个相同位置上π4(h)与预定义序列vv2的元素不同,其中vv2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nvv2≤3。
需要说明的是,f(β)包括以下至少之一:
需要说明的是,对于π3(g),π4(h)的解释,参考π1(i),此处不再赘述。
在本发明的一个实施例中,通过第二索引矩阵得到m_index包括:从mre中按行或按列或按对角方式选取预定数量的索引,将预定数量的索引作为m_index。
可选地,从mre中按列选取预定数量的索引包括:从mre中第p列选取kp个索引,其中,
可选地,从mre中按列选取预定数量的索引包括以下至少之一:从mre中依次从第1,2,...,c1列选择kic1个索引,其中
可选地,从mre中按行选取预定数量的索引以下至少之一:从mre中依次从第1,2,...,r1行选择kir1个索引,其中
可选地,从mre中按对角方式选取预定数量的索引包括以下至少之一:从mre中依次从第-min(rre,cre)+1,-min(rre,cre)+2,...,d1条对角线选择kid1个索引,其中
需要说明的是,以矩阵m为例,若m为方阵,也就是列数cc等于行数rr,若所述第0条对角线为主对角线,则与主对角线平行,往上依次是第1,2,...,rr-1条对角线,与主对角线平行,往下依次是第-1,-2,...,-rr+1条对角线;若所述第0条对角线为副对角线,则与副对角线平行,往上依次是第1,2,...,rr-1条对角线,与副对角线平行,往下依次是第-1,-2,...,-rr+1条对角线;
需要说明的是,以矩阵m为例,若矩阵m不是方阵,列数cc大于行数rr,以矩阵
需要说明的是,若矩阵m不是方阵,行数rr大于列数cc,以矩阵
需要说明的是,在从mre中按行或按列或按对角方式选取预定数量的索引的过程中,跳过第二比特序列矩阵中未发送比特序列对应的索引,其中,所述第二比特序列矩阵为第一比特序列矩阵进行第二预定变换得到的,所述第一比特序列矩阵为所述极化码编码后比特序列组成,其中,所述第二预定变换包括:行置换或者列置换。
需要说明的是,若编码后比特序列为{x0,x1,x2,...,x15},且待发送比特序列为{x6,x7,...,x15},则未发送比特序列对应的索引为{0,1,2,..,5},而从mre中选择m_index中的索引时,应该跳过索引{0,1,2,..,5}。
需要说明的是,从第二比特序列矩阵中选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列。
需要说明的是,从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列包括:从第二比特序列矩阵中的起始位置t开始,按行或按列或按对角方式从第二比特序列矩阵中依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到第二比特序列矩阵中的最后一个比特或第一个比特继续选取,1≤t≤rvb×cvb。
需要说明的是,从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列包括:在t小于或者等于极化码编码后比特序列的长度n时,按列依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按行依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按对角方式依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t大于极化码编码后比特序列的长度n时,从第二比特序列矩阵中第t个比特开始,按行或按列或按对角方式依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到最后一个比特或者第一个比特继续选取,其中,1≤t≤rvb×cvb;其中,n为正整数。
需要说明的是,从第二比特序列矩阵中按列依次选取t个比特包括以下至少之一:依次从第1,2,...,e1列选择tie1个比特,其中,
需要说明的是,从第二比特序列矩阵中按行依次选取t个比特包括以下至少之一:依次从第1,2,...,f1行选择tif1个比特,其中
需要说明的是,从第二比特序列矩阵中按对角方式依次选取t个比特包括以下至少之一:依次从第-min(rvb,cre)+1,-min(rvb,cvb)+2,...,g1条对角线选择tig1个比特,其中,
以下举例说明,若mvb中比特序列排列方式如下,
需要说明的是,上述步骤的执行主体可以为基站、终端,但并不限于此。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
实施例2
在本实施例中还提供了一种序列确定装置,该装置用于实现上述实施例及优选实施方式,已经进行过说明的不再赘述。如以下所使用的,术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现,但是硬件,或者软件和硬件的组合的实现也是可能并被构想的。
图3是根据本发明实施例的序列确定装置的结构框图,如图3所示,该装置包括:
重排模块32,用于根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;
编码模块34,与上述重排模块32连接,用于将第二比特序列进行极化码编码,得到极化码编码后比特序列;
选取模块36,与上述编码模块34连接,用于从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t。
通过上述装置,根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;从极化码编码后比特序列中选取t个比特作为待发送比特序列,即本发明提供了一种待发送比特序列的确定方法,因而解决了上述相关技术中5gnewrat中没有相应的序列确定方法的问题。
在本发明的一个实施例中,上述装置还可以包括:第一变换模块,与上述重排模块32连接,用于将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。即在极化码编码过程中,第一索引矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一索引矩阵的另一维数即可,因此,可以在极化码的实现过程中,可以实现硬件的复用,因此,可以解决相关技术中极化码编码过程中硬件不能复用的问题。
在本发明的一个实施例中,上述装置还包括:第二变换模块,与上述编码模块34连接,用于将极化码编码后比特序列组成第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;其中,第二预定变换包括:行置换或者列置换;选取模块,还用于从第二比特序列矩阵中选取t个比特作为待发送比特序列。即第一比特序列矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一比特序列矩阵的另一维数即可,因而可以在极化码的实现过程中,可以进一步实现硬件的复用,因此,进一步解决相关技术中极化码编码过程中硬件不能复用的问题。
需要说明的是,上述装置还可以包括:存储模块,与上述第一变换模块连接,用于存储第二比特序列矩阵。
需要说明的是,上述存储模块可以缓存,或者其他的存储器比如内存,或其他逻辑存在,但并不限于此。
需要说明的是,上述第一索引矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一索引矩阵为二维矩阵为例,上述同一维度的变换模式相同可以表现为:第一索引矩阵的行变换模式相同或者列变换模式相同。
以上述第一索引矩阵为二维矩阵为例,在本发明的一个实施例中,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
需要说明的是,在rre不变的情况下,cre为满足rre×cre≥n的最小值;或者,在cre不变的情况下,rre为满足rre×cre≥n的最小值。
需要说明的是,上述第一变换模块还用于通过以下至少之一得到第二索引矩阵:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
需要说明的是,上述π1(i)通过以下至少之一方式获取:方式一:π1(i)=bro(i),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数i转换为第一二进制数(bn1-1,bn1-2,...,b0),将第一二进制数反序排列得到第二二进制数(b0,b1,...,bn1-1),再将第二二进制数转换成十进制数得到π1(i),其中,n1=log2(cre),0≤i≤cre-1;方式二:π1(i)={s1,s2,s3},其中,s1={0,1,...,i1-1},s2={i2,i3,i2+1,i3+1,...,i4,i5},s3为{0,1,...,cre-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cre/8≤i1≤i2≤cre/3,i2≤i4≤i3≤2cre/3,i3≤i5≤cre-1,其中,i1、i2、i3、i4和i5均为正整数,且s1,s2与s3任意两者的交集为空集;方式三:π1(i)={i},其中,序列{i}由mor的列索引r按照函数f(r)计算得到的数值结果升序或降序顺序排列得到,0≤r≤cre-1,f(r)具有单调性。
以下举例说明上述三种方式:
对于方式一:若cre=8,i=6,则n1=log2(8)=3,将i=6转换成二进制数(b2,b1,b0)=(1,1,0),将所述二进制数(b2,b1,b0)=(1,1,0)反序排列得到(b0,b1,b2)=(0,1,1),再将所述二进制数(b0,b1,b2)=(0,1,1)转换成十进制得到π1(i)=3。
对于方式二:若cre=8,i1=2,i2=2,i3=4,i4=3,i5=5,则将s1={0,1},s2={2,4,3,5},s3={6,7};π1(i)={0,1,2,4,3,5,6,7}。
对于方式三:cre=8,{f(0),...,f(7)}={0,1,1.18,2.18,1.41,2.41,2.60,3.60},将f(0),...,f(7)从小到大排列,则得到π1(i)={1,2,3,5,4,6,7,8}。
需要说明的是,f(r)包括以下至少之一:
将r对应的的函数值初始化为f1(r),在f1(r)的基础上按照第一迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=2/σ2,σ2为噪声方差,cre=8,σ2=0,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤r≤cre-1,,{f(0),...,f(7)}={0.04,0.41,0.61,3.29,1.00,4.56,5.78,16.00};
将r对应的函数值初始化为f1(r),然后在f1(r)的基础上按照第二迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=0.5,cre=8,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤i≤cre-1,{f(0),...,f(7)}={0.008,0.152,0.221,0.682,0.313,0.779,0.850,0.991}。
需要说明的是,上述π2(j)通过以下至少之一方式获取:π2(j)=bro(j),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数j转换为第三二进制数(bn2-1,bn2-2,...,b0),将第三二进制数反序排列得到第四二进制数(b0,b1,...,bn2-1),再将第四二进制数转换成十进制数得到π2(j),其中,n2=log2(rre),0≤j≤rre-1;π2(j)={s4,s5,s6},其中,s4={0,1,...,j1-1},s5={j2,j3,j2+1,j3+1,...,j4,j5},s6为{0,1,...,rre-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rre/8≤j1≤j2≤rre/3,j2≤j4≤j3≤2rre/3,j3≤j5≤rre-1,其中,j1、j2、j3、j4和j5均为正整数,且s4,s5与s6任意两者的交集为空集;π2(j)={j},其中,序列{j}中由mor的行索引s按照函数f(s)计算得到的数值结果升序或降序顺序排列得到,0≤s≤rre-1,f(s)具有单调性。
需要说明的是,f(s)包括以下至少之一:
需要说明的是,上述对于π2(j)的解释,参考π1(i)的解释。
需要说明的是,上述第一比特序列矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一比特序列矩阵为二维矩阵为例,上述同一维度的变换模式相同可以表现为:第一比特序列矩阵的行变换模式相同或者列变换模式相同。
需要说明的是,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
需要说明的是,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
需要说明的是,上述第二变换模块还用于通过以下至少之一得到第二比特序列矩阵:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
需要说明的是,π3(g)通过以下至少之一方式获取:π3(g)=bro(g),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数g转换为第五二进制数(bn3-1,bn3-2,...,b0),将第五二进制数反序排列得到第六二进制数(b0,b11,...,bn3-1),再将第六二进制数转换成十进制数得到π3(g),其中,n3=log2(cvb),0≤g≤cvb-1;π3(g)={s1,s2,s3},其中,s1={0,1,...,g1-1},s2={g2,g3,g2+1,g3+1,...,g4,g5},s3为{0,1,...,cvb-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cvb/8≤g1≤g2≤cvb/3,g2≤g4≤g3≤2cvb/3,g3≤g5≤cvb-1,其中,g1、g2、g3、g4和g5均为正整数,且s1,s2与s3任意两者的交集为空集;π3(g)={g},其中,序列{g}由mog的列索引α按照函数f(α)计算得到的数值结果升序或降序顺序排列得到,0≤α≤cvb-1,f(α)具有单调性;π3(g)={q1,q2,q3},其中,q2={q1,q2,q1+1,q2+1,...,q3,q4},其中0≤q1<q3≤(cvb-1)/2,0≤q2<q4≤(cvb-1)/2,q1,q2,q3和q4均为正整数,q1和q3为{0,1,...,cvb-1}与q2差集中的其他元素,且q1,q2,q3任意两者的交集为空集;在nv1个相同位置上π3(g)与预定义序列v1的元素不同,其中,v1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nv1≤23;在nv2个相同位置上π3(g)与预定义序列v2的元素不同,其中,v2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nv2≤3。
需要说明的是,f(α)包括以下至少之一:
需要说明的是,π4(h)通过以下至少之一方式获取:π4(h)=bro(h),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数h转换为第七二进制数(bn4-1,bn4-2,...,b0),将第七二进制数反序排列得到第八二进制数(b0,b1,...,bn4-1),再将第八二进制数转换成十进制数得到π4(h),其中,n4=log2(rvb),0≤h≤rvb-1;π4(h)={s4,s5,s6},其中,s4={0,1,...,h1-1},s5={h2,h3,h2+1,h3+1,...,h4,h5},s6为{0,1,...,rvb-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rvb/8≤h1≤h2≤rvb/3,h2≤h4≤h3≤2rvb/3,h3≤h5≤rvb-1,其中,h1、h2、h3、h4和h5均为正整数,且s4,s5与s6任意两者的交集为空集;π4(h)={h},其中,序列{h}中由mog的行索引β按照函数f(β)计算得到的数值结果升序或降序顺序排列得到,0≤β≤rvb-1,f(β)具有单调性;π4(h)={o1,o2,o3},其中,o2={o1,o2,o1+1,o2+1,...,o3,o4},其中0≤o1<o3≤(rvb-1)/2,0≤o2<o4≤(rvb-1)/2,o1,o2,o3和o4均为正整数,o1和o3为{0,1,...,rvb-1}与o2差集中的其他元素,且o1,o2,o3任意两者的交集为空集;在nvv1个相同位置上π4(h)与预定义序列vv1的元素不同,其中vv1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nvv1≤23;在nvv2个相同位置上π4(h)与预定义序列vv2的元素不同,其中vv2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nvv2≤3。
需要说明的是,f(β)包括以下至少之一:
需要说明的是,对于π3(g),π4(h)的解释,参考π1(i),此处不再赘述。
在本发明的一个实施例中,上述第一变换模块还用于从mre中按行或按列或按对角方式选取预定数量的索引,将预定数量的索引作为m_index。
需要说明的是,从mre中按列选取预定数量的索引包括:从mre中第p列选取kp个索引,其中,
需要说明的是,从mre中按列选取预定数量的索引包括以下至少之一:从mre中依次从第1,2,...,c1列选择kic1个索引,其中
需要说明的是,从mre中按行选取预定数量的索引以下至少之一:从mre中依次从第1,2,...,r1行选择kir1个索引,其中
需要说明的是,从mre中按对角方式选取预定数量的索引包括以下至少之一:从mre中依次从第-min(rre,cre)+1,-min(rre,cre)+2,...,d1条对角线选择kid1个索引,其中
需要说明的是,在从mre中按行或按列或按对角方式选取预定数量的索引的过程中,跳过第二比特序列矩阵中未发送比特序列对应的索引,其中,所述第二比特序列矩阵为第一比特序列矩阵进行第二预定变换得到的,所述第一比特序列矩阵为所述极化码编码后比特序列组成,其中,所述第二预定变换包括:行置换或者列置换。
需要说明的是,上述选取模块36,还可以用于从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列。
需要说明的是,上述选取模块36还可以用于从第二比特序列矩阵中的起始位置t开始,按行或按列或按对角方式从第二比特序列矩阵中依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到第二比特序列矩阵中的最后一个比特或第一个比特继续选取,1≤t≤rvb×cvb。
需要说明的是,上述选取模块36还可以用于在t小于或者等于极化码编码后比特序列的长度n时,按列依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按行依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按对角方式依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t大于极化码编码后比特序列的长度n时,从第二比特序列矩阵中第t个比特开始,按行或按列或按对角方式依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到最后一个比特或者第一个比特继续选取,其中,1≤t≤rvb×cvb-1;其中,n为正整数。
需要说明的是,从第二比特序列矩阵中按列依次选取t个比特包括以下至少之一:依次从第1,2,...,e1列选择tie1个比特,其中,
需要说明的是,从第二比特序列矩阵中按行依次选取t个比特包括以下至少之一:依次从第1,2,...,f1行选择tif1个比特,其中
需要说明的是,从第二比特序列矩阵中按对角方式依次选取t个比特包括以下至少之一:依次从第-min(rvb,cre)+1,-min(rvb,cvb)+2,...,g1条对角线选择tig1个比特,其中,
需要说明的是,上述装置可以位于终端中,也可以位于网络侧设备比如基站中,但并不限于此。
需要说明的是,上述各个模块是可以通过软件或硬件来实现的,对于后者,可以通过以下方式实现,但不限于此:上述模块均位于同一处理器中;或者,上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例3
本发明实施例3提供了一种设备,图4是根据本发明实施例3提供的设备的结构框图,如图4所示,该设备包括:
处理器42,用于根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;以及从极化码编码后比特序列中选取t个比特作为待发送比特序列;其中,k和t均为正整数,k≤t;
存储器44,与上述处理器42耦接。
通过上述设备,根据索引序列m_index中的索引,将长度为k个比特的第一比特序列重新排列得到第二比特序列;将第二比特序列进行极化码编码,得到极化码编码后比特序列;从极化码编码后比特序列中选取t个比特作为待发送比特序列,即本发明提供了一种待发送比特序列的确定方法,因而解决了上述相关技术中5gnewrat中没有相应的序列确定方法的问题。
在本发明的一个实施例中,上述处理器42,还可以用于将第一索引矩阵经过第一预定变换得到第二索引矩阵;通过第二索引矩阵得到m_index;其中,第一预定变换包括:行置换或者列置换。即在极化码编码过程中,第一索引矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一索引矩阵的另一维数即可,因此,可以在极化码的实现过程中,可以实现硬件的复用,因此,可以解决相关技术中极化码编码过程中硬件不能复用的问题。
在本发明的一个实施例中,上述处理器42,还可以用于将极化码编码后比特序列写入第一比特序列矩阵;将第一比特序列矩阵进行第二预定变换,得到第二比特序列矩阵;其中,第二预定变换包括:行置换或者列置换;选取模块,还用于从第二比特序列矩阵中选取t个比特作为待发送比特序列。即第一比特序列矩阵同一维度的变换模式相同,可以使得在母码长度变化时,只需要改变第一比特序列矩阵的另一维数即可,因而可以在极化码的实现过程中,可以进一步实现硬件的复用,因此,进一步解决相关技术中极化码编码过程中硬件不能复用的问题。
需要说明的是,上述存储器可以用于存储上述第二比特序列矩阵,上述存储器可以是缓存或者其他存储器比如内存或其他逻辑存在,但并不限于此。
需要说明的是,上述第一索引矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一索引矩阵为二维矩阵为例,上述同一维度的变换模式相同可以表现为:第一索引矩阵的行变换模式相同或者列变换模式相同。
以上述第一索引矩阵为二维矩阵为例,在本发明的一个实施例中,第二索引矩阵为mre,mre为rre行cre列的矩阵,第一索引矩阵为mor,mor为
其中,rre×cre≥nrre和cre均为正整数;n为极化码编码后比特序列的长度。
需要说明的是,在rre不变的情况下,cre为满足rre×cre≥n的最小值;或者,在cre不变的情况下,rre为满足rre×cre≥n的最小值。
需要说明的是,上述处理器42还用于通过以下至少之一得到第二索引矩阵:mre的第i列为mor的第π1(i)列经过列置换得到的,其中,0≤i≤cre-1,0≤π1(i)≤cre-1,rre×cre≥n,i和π1(i)均为正整数;mre的第j行为mor的第π2(j)行经过行置换得到的,其中,0≤j≤rre-1,0≤π2(j)≤rre-1,rre×cre≥n,j和π2(j)均为正整数。
需要说明的是,上述π1(i)通过以下至少之一方式获取:方式一:π1(i)=bro(i),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数i转换为第一二进制数(bn1-1,bn1-2,...,b0),将第一二进制数反序排列得到第二二进制数(b0,b1,...,bn1-1),再将第二二进制数转换成十进制数得到π1(i),其中,n1=log2(cre),0≤i≤cre-1;方式二:π1(i)={s1,s2,s3},其中,s1={0,1,...,i1-1},s2={i2,i3,i2+1,i3+1,...,i4,i5},s3为{0,1,...,cre-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cre/8≤i1≤i2≤cre/3,i2≤i4≤i3≤2cre/3,i3≤i5≤cre-1,其中,i1、i2、i3、i4和i5均为正整数,且s1,s2与s3任意两者的交集为空集;方式三:π1(i)={i},其中,序列{i}由mor的列索引r按照函数f(r)计算得到的数值结果升序或降序顺序排列得到,0≤r≤cre-1,f(r)具有单调性。
以下举例说明上述三种方式:
对于方式一:若cre=8,i=6,则n1=log2(8)=3,将i=6转换成二进制数(b2,b1,b0)=(1,1,0),将所述二进制数(b2,b1,b0)=(1,1,0)反序排列得到(b0,b1,b2)=(0,1,1),再将所述二进制数(b0,b1,b2)=(0,1,1)转换成十进制得到π1(i)=3。
对于方式二:若cre=8,i1=2,i2=2,i3=4,i4=3,i5=5,则将s1={0,1},s2={2,4,3,5},s3={6,7};π1(i)={0,1,2,4,3,5,6,7}。
对于方式三:cre=8,{f(0),...,f(7)}={0,1,1.18,2.18,1.41,2.41,2.60,3.60},将f(0),...,f(7)从小到大排列,则得到π1(i)={1,2,3,5,4,6,7,8}。
需要说明的是,f(r)包括以下至少之一:
将r对应的函数值初始化为f1(r),在f1(r)的基础上按照第一迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=2/σ2,σ2为噪声方差,cre=8,σ2=0,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤r≤cre-1,,{f(0),...,f(7)}={0.04,0.41,0.61,3.29,1.00,4.56,5.78,16.00};
将r对应的函数值初始化为f1(r),然后在f1(r)的基础上按照第二迭代公式进行n1次迭代更新后,得到每个元素的函数值
假设初始值f1(r)=0.5,cre=8,将f1(r)代入迭代公式,得到f2(r);然后将f2(r)代入所述迭代公式计算得到f4(r),以此类推,直至计算得到f8(r),而f(r)=f8(r),0≤i≤cre-1,{f(0),...,f(7)}={0.008,0.152,0.221,0.682,0.313,0.779,0.850,0.991}。
需要说明的是,上述π2(j)通过以下至少之一方式获取:π2(j)=bro(j),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数j转换为第三二进制数(bn2-1,bn2-2,...,b0),将第三二进制数反序排列得到第四二进制数(b0,b1,...,bn2-1),再将第四二进制数转换成十进制数得到π2(j),其中,n2=log2(rre),0≤j≤rre-1;π2(j)={s4,s5,s6},其中,s4={0,1,...,j1-1},s5={j2,j3,j2+1,j3+1,...,j4,j5},s6为{0,1,...,rre-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rre/8≤j1≤j2≤rre/3,j2≤j4≤j3≤2rre/3,j3≤j5≤rre-1,其中,j1、j2、j3、j4和j5均为正整数,且s4,s5与s6任意两者的交集为空集;π2(j)={j},其中,序列{j}中由mor的行索引s按照函数f(s)计算得到的数值结果升序或降序顺序排列得到,0≤s≤rre-1,f(s)具有单调性。
需要说明的是,f(s)包括以下至少之一:
需要说明的是,上述对于π2(j)的解释,参考π1(i)的解释。
需要说明的是,上述第一比特序列矩阵可以是二维矩阵,也可以是三维矩阵,或者多维矩阵,并不限于此,以上述第一比特序列矩阵为二维矩阵为例,上述同一维度的变换模式相同可以表现为:第一比特序列矩阵的行变换模式相同或者列变换模式相同。
需要说明的是,第一比特序列矩阵为mog,第二比特序列矩阵为mvb,mvb为rvb行cvb列的矩阵,mog为
其中,x0,x1,x2,...,
需要说明的是,在rvb不变的情况下,cvb为满足rvb×cvb≥n的最小值;或者,在cvb不变的情况下,rvb为满足rvb×cvb≥n的最小值。
需要说明的是,上述处理器42还用于通过以下至少之一得到第二比特序列矩阵:mvb的第g列为mog的第π3(g)列经过列置换得到的,其中,0≤g≤cvb-1,0≤π3(g)≤cvb-1,rvb×cvb≥n,g和π3(g)均为正整数;mvb的第h行为mog的第π4(h)行经过行置换得到的,其中,0≤h≤rvb-1,0≤π4(h)≤rvb-1,rvb×cvb≥n,h和π4(h)均为正整数。
需要说明的是,π3(g)通过以下至少之一方式获取:π3(g)=bro(g),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数g转换为第五二进制数(bn3-1,bn3-2,...,b0),将第五二进制数反序排列得到第六二进制数(b0,b11,...,bn3-1),再将第六二进制数转换成十进制数得到π3(g),其中,n3=log2(cvb),0≤g≤cvb-1;π3(g)={s1,s2,s3},其中,s1={0,1,...,g1-1},s2={g2,g3,g2+1,g3+1,...,g4,g5},s3为{0,1,...,cvb-1}中除了s1包含的元素和s2包含的元素之外的其他元素组成的集合,其中,cvb/8≤g1≤g2≤cvb/3,g2≤g4≤g3≤2cvb/3,g3≤g5≤cvb-1,其中,g1、g2、g3、g4和g5均为正整数,且s1,s2与s3任意两者的交集为空集;π3(g)={g},其中,序列{g}由mog的列索引α按照函数f(α)计算得到的数值结果升序或降序顺序排列得到,0≤α≤cvb-1,f(α)具有单调性;π3(g)={q1,q2,q3},其中,q2={q1,q2,q1+1,q2+1,...,q3,q4},其中0≤q1<q3≤(cvb-1)/2,0≤q2<q4≤(cvb-1)/2,q1,q2,q3和q4均为正整数,q1和q3为{0,1,...,cvb-1}与q2差集中的其他元素,且q1,q2,q3任意两者的交集为空集;在nv1个相同位置上π3(g)与预定义序列v1的元素不同,其中,v1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nv1≤23;在nv2个相同位置上π3(g)与预定义序列v2的元素不同,其中,v2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nv2≤3。
需要说明的是,f(α)包括以下至少之一:
需要说明的是,π4(h)通过以下至少之一方式获取:π4(h)=bro(h),其中,bro()表示比特反序操作,比特反序操作包括:将十进制数h转换为第七二进制数(bn4-1,bn4-2,...,b0),将第七二进制数反序排列得到第八二进制数(b0,b1,...,bn4-1),再将第八二进制数转换成十进制数得到π4(h),其中,n4=log2(rvb),0≤h≤rvb-1;π4(h)={s4,s5,s6},其中,s4={0,1,...,h1-1},s5={h2,h3,h2+1,h3+1,...,h4,h5},s6为{0,1,...,rvb-1}中除了s4包含的元素和s5包含的元素之外的其他元素组成的集合,其中,rvb/8≤h1≤h2≤rvb/3,h2≤h4≤h3≤2rvb/3,h3≤h5≤rvb-1,其中,h1、h2、h3、h4和h5均为正整数,且s4,s5与s6任意两者的交集为空集;π4(h)={h},其中,序列{h}中由mog的行索引β按照函数f(β)计算得到的数值结果升序或降序顺序排列得到,0≤β≤rvb-1,f(β)具有单调性;π4(h)={o1,o2,o3},其中,o2={o1,o2,o1+1,o2+1,...,o3,o4},其中0≤o1<o3≤(rvb-1)/2,0≤o2<o4≤(rvb-1)/2,o1,o2,o3和o4均为正整数,o1和o3为{0,1,...,rvb-1}与o2差集中的其他元素,且o1,o2,o3任意两者的交集为空集;在nvv1个相同位置上π4(h)与预定义序列vv1的元素不同,其中vv1={0,1,2,3,4,5,6,7,8,9,10,11,12,16,13,17,14,18,15,19,20,24,21,22,25,26,28,23,27,29,30,31},0≤nvv1≤23;在nvv2个相同位置上π4(h)与预定义序列vv2的元素不同,其中vv2={0,1,2,4,3,5,6,7,8,16,9,17,10,18,11,19,12,20,13,21,14,22,15,23,24,25,26,28,27,29,30,31},0≤nvv2≤3。
需要说明的是,f(β)包括以下至少之一:
需要说明的是,对于π3(g),π4(h)的解释,参考π1(i),此处不再赘述。
在本发明的一个实施例中,上述第一变换模块还用于从mre中按行或按列或按对角方式选取预定数量的索引,将预定数量的索引作为m_index。
需要说明的是,从mre中按列选取预定数量的索引包括:从mre中第p列选取kp个索引,其中,
可选地,从mre中按列选取预定数量的索引包括以下至少之一:从mre中依次从第1,2,...,c1列选择kic1个索引,其中
可选地,从mre中按行选取预定数量的索引以下至少之一:从mre中依次从第1,2,...,r1行选择kir1个索引,其中
可选地,从mre中按对角方式选取预定数量的索引包括以下至少之一:从mre中依次从第-min(rre,cre)+1,-min(rre,cre)+2,...,d1条对角线选择kid1个索引,其中
需要说明的是,在从mre中按行或按列或按对角方式选取预定数量的索引的过程中,跳过第二比特序列矩阵中未发送比特序列对应的索引,其中,所述第二比特序列矩阵为第一比特序列矩阵进行第二预定变换得到的,所述第一比特序列矩阵为所述极化码编码后比特序列组成,其中,所述第二预定变换包括:行置换或者列置换。
需要说明的是,上述处理器42,还可以用于从第二比特序列矩阵中按行或按列或按对角方式依次选取t个比特作为待发送比特序列。
需要说明的是,上述处理器42还可以用于从第二比特序列矩阵中的起始位置t开始,按行或按列或按对角方式从第二比特序列矩阵中依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到第二比特序列矩阵中的最后一个比特或第一个比特继续选取,1≤t≤rvb×cvb。
需要说明的是,上述处理器42还可以用于在t小于或者等于极化码编码后比特序列的长度n时,按列依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按行依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t小于或者等于极化码编码后比特序列的长度n时,按对角方式依次选取第二比特序列矩阵中的第1至t个比特或者第n-t+1至n个比特;在t大于极化码编码后比特序列的长度n时,从第二比特序列矩阵中第t个比特开始,按行或按列或按对角方式依次选取t个比特,其中,当选取到第二比特序列矩阵中的第一个比特或最后一个比特时,跳到最后一个比特或者第一个比特继续选取,其中,1≤t≤rvb×cvb;其中,n为正整数。
需要说明的是,从第二比特序列矩阵中按列依次选取t个比特包括以下至少之一:依次从第1,2,...,e1列选择tie1个比特,其中,
需要说明的是,从第二比特序列矩阵中按行依次选取t个比特包括以下至少之一:依次从第1,2,...,f1行选择tif1个比特,其中
需要说明的是,从第二比特序列矩阵中按对角方式依次选取t个比特包括以下至少之一:依次从第-min(rvb,cre)+1,-min(rvb,cvb)+2,...,g1条对角线选择tig1个比特,其中,
需要说明的是,上述设备可以是终端,也可以是网络侧设备比如基站等,但并不限于此。
实施例4
本发明的实施例还提供了一种存储介质,该存储介质包括存储的程序,其中,上述程序运行时执行上述任一项所述的方法。
可选地,在本实施例中,上述存储介质可以被设置为存储用于执行实施例1中的方法的步骤的程序代码。
可选地,在本实施例中,上述存储介质可以包括但不限于:u盘、只读存储器(read-onlymemory,简称为rom)、随机存取存储器(randomaccessmemory,简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本发明的实施例还提供了一种处理器,该处理器用于运行程序,其中,该程序运行时执行上述任一项方法中的步骤。
可选地,在本实施例中,上述程序用于执行实施例1中的方法的步骤。
可选地,本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例,本实施例在此不再赘述。
为了更好的理解本发明,以下结合优选的实施例对本发明做进一步解释。
优选实施例1
以下数值假设为表述方便,对于其他情形,仍可参考以下操作步骤。
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;第一比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,具体编码过程如下:
(1)索引矩阵mre的行数rre选择需满足rre×cre≥n的最小值,根据上述假设cre=32,n=128,则rre=4。假设索引矩阵mog中索引按行排列,则
(2)若索引矩阵mre由索引矩阵mor经过列置换得到,将索引矩阵mor的第π1(i)列经过列置换映射到索引矩阵mre的第i列,从而得到索引矩阵mre,而π1(i)中索引按照函数计算得到的数值结果升序排列。若函数表达式为
(3)比特序列矩阵mvb由比特序列矩阵mog经过列置换得到,将比特序列矩阵mog的第π2(i)列经过列置换映射到比特序列矩阵mvb的第i列,从而得到比特序列矩阵mvb,而π2(i)=bro(i),则列置换模式(pattern)为π2(i)={0,16,8,24,4,20,12,28,2,18,10,26,6,22,14,30,1,17,9,25,5,21,13,29,3,19,11,27,7,23,15,31},由此可以得到比特序列矩阵mog的索引为0的列即比特序列矩阵mvb的索引为0的列,比特序列矩阵mog的索引为16的列即比特序列矩阵mvb的索引为1的列,比特序列矩阵mog的索引为8的列为比特序列矩阵mvb的索引为2的列,以此类推;
(4)从比特序列矩阵mvb中按列选择最前面t=100个比特组成待发送比特序列,得到待发送比特序列为{y0,y32,y64,y96,y16,y48,y80,y112,...,y23,y55,y87,y119};
(5)从索引矩阵mre按行总共选取k=40个索引组成索引序列m_index,其中需要注意的是选取索引时需要跳过为发送比特序列对应的索引,也就是从步骤(4)中待发送比特序列对应编码器输出的索引中选取;
(6)将长度为k的输入比特序列映射到索引序列m_index所指示的编码器位置后,进行极化码编码,得到长度为n=128的编码后比特序列,将步骤(4)中确定的比特组成待发送比特序列,从发射端发送出去。
优选实施例2
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,具体编码过程与优选实施例1不同的是步骤(4)中,从比特序列矩阵mvb中按列选择最后t=100个比特组成待发送比特序列,得到待发送比特序列为{y8,y24,y40,y56,y72,y88,y104,y120,...,y15,y31,y47,y63,y79,y95,y111,y127}。
优选实施例3
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=150,采用母码长度为128的极化码编码,具体编码过程与优选实施例1不同的是步骤(4)中,从比特序列矩阵mvb中第一个元素开始按行选择t=130个比特组成待发送比特序列,取到缓存或比特序列矩阵mvb最后一个比特y127,则跳转到比特序列矩阵mvb第一个比特y0继续选取,得到待发送比特序列为{y0,y1,y2,...,y127,y0,y1,y2}。
优选实施例4
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=150,采用母码长度为128的极化码编码,具体编码过程与优选实施例3不同的是步骤(4)中,从比特序列矩阵mvb中最后一个元素开始按行选择t=130个比特组成待发送比特序列,取到缓存或比特序列矩阵mvb第一个比特y0,则跳转到比特序列矩阵mvb最后一个比特y127继续选取,得到待发送比特序列为{y0,y1,y2,...,y127,y127,y126,y125}。
优选实施例5
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,编码过程与优选实施例1不同的是:将长度k=40的输入比特序列映射到编码器位置采用的是高斯近似(gaussianapproximation)/密度演进(densityevolution)/pw序列(pwse-quence)/frank序列(franksequence)等其他方法,具体操作步骤不再赘述。
优选实施例6
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,编码过程与优选实施例2不同的是:将长度k=40的输入比特序列映射到编码器位置采用的是高斯近似(gaussianapproximation)/密度演进(densityevolution)/pw序列(pwse-quence)/frank序列(franksequence)等其他方法,具体操作步骤不再赘述。
优选实施例7
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=130,采用母码长度为128的极化码编码,具体编码过程与优选实施例3不同的是:将长度k=40的输入比特序列映射到编码器位置采用的是高斯近似(gaussianapproximation)/密度演进(densityevolution)/pw序列(pwse-quence)/frank序列(franksequence)等其他方法。
优选实施例8
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=130,采用母码长度为128的极化码编码,编码过程与优选实施例4不同的是:将长度k=40的输入比特序列映射到编码器位置采用的是高斯近似(gaussianapproximation)/密度演进(densityevolution)/pw序列(pwse-quence)/frank序列(franksequence)等其他方法,具体操作步骤不再赘述。
优选实施例9
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,编码过程与优选实施例1不同的是:速率匹配采用的是其他方法,具体操作步骤不再赘述。
优选实施例10
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=100,采用母码长度为128的极化码编码,编码过程与优选实施例2不同的是:速率匹配采用的是其他方法,具体操作步骤不再赘述。
优选实施例11
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=130,采用母码长度为128的极化码编码,编码过程与优选实施例3不同的是:速率匹配采用的是其他方法,具体操作步骤不再赘述。
优选实施例12
假设索引矩阵mor、索引矩阵mre,比特序列矩阵mvb和比特序列矩阵mog的列数固定为32;输入比特序列长度k=40,发送比特序列长度t=130,采用母码长度为128的极化码编码,编码过程与优选实施例4不同的是:速率匹配采用的是其他方法,具体操作步骤不再赘述。
显然,本领域的技术人员应该明白,上述的本发明的各模块或各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,并且在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。