本实用新型涉及电子电路技术领域，特别涉及一种用于脉冲码型发生器的延迟电路。
背景技术：
现有技术中，脉冲码型发生器不仅能产生简单脉冲、突发和连续脉冲流，其码型能力还能产生数据信号，而这一多功能性是数字器件测试应用的关键，因此，脉冲码型发生器广泛地应用于雷达、卫星导航、电子对抗、电子通信和航空航天等测试领域。而脉冲码型发生器的结构通常包括时钟产生部分，内存和逻辑部分，信号形状控制部分。而为了适应更高的测试要求，就要提高脉冲码型发生器的性能，则必须对脉冲码型发生器中各个结构部分进行优化。
技术实现要素：
本实用新型的目的在于：提供一种用于脉冲码型发生器的延迟电路，能够提高脉冲码型发生器的性能。
为了实现上述实用新型目的，本实用新型提供了以下技术方案：
一种用于脉冲码型发生器的延迟电路，其包括第一延迟芯片、第二延迟芯片、第三延迟芯片、第一触发器、第二触发器和第三触发器；其中，
所述第一延时芯片对外部输入的第一差分信号进行延时处理，并将处理后的第一差分信号送入所述第一触发器进行窄化处理；所述第二延迟芯片和所述第三延迟芯片依次对外部输入的第二差分信号进行延时处理，并将处理后的第二信号送入所述第二触发器进行窄化处理；所述第一触发器和所述第二触发器将其分别处理的第一差分信号和第二差分信号送入所述第三触发器进行置位或复位处理，而输出单脉冲或双脉冲。
与现有技术相比，本实用新型的有益效果：
本实用新型用于脉冲码型发生器的延迟电路包括第一延迟芯片、第二延迟芯片、第三延迟芯片、第一触发器、第二触发器和第三触发器；其中，第一延时芯片对外部输入的第一差分信号进行延时处理，并将处理后的第一差分信号送入第一触发器进行窄化处理；第二延迟芯片和第三延迟芯片依次对外部输入的第二差分信号进行延时处理，并将处理后的第二信号送入第二触发器进行窄化处理；第一触发器和第二触发器将其分别处理的第一差分信号和第二差分信号送入第三触发器进行置位或复位处理，而输出单脉冲或双脉冲。因此，本实用新型的延迟电路应用于脉冲码型发生器时，能够提高脉冲码型发生器的性能。
附图说明：
图1为本实用新型的结构示意图；
图2为本实用新型的第一延迟芯片与第一触发器的电路图；
图3为本实用新型的第二延迟芯片与第三延迟芯片的电路图；
图4为本实用新型的第三延迟芯片与第二触发器的电路图；
图5为本实用新型的第一触发器、第二触发器与第三触发器的电路图。
具体实施方式
下面结合试验例及具体实施方式对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例，凡基于本实用新型内容所实现的技术均属于本实用新型的范围。
如图1所示的本实用新型的结构示意图；其中，本实用新型的用于脉冲码型发生器的延迟电路包括第一延迟芯片、第二延迟芯片、第三延迟芯片、第一触发器、第二触发器和第三触发器；其中，第一延时芯片对外部输入的第一差分信号进行延时处理，并将处理后的第一差分信号送入第一触发器进行窄化处理；第二延迟芯片和第三延迟芯片依次对外部输入的第二差分信号进行延时处理，并将处理后的第二信号送入第二触发器进行窄化处理；第一触发器和第二触发器将其分别处理的第一差分信号和第二差分信号送入第三触发器进行置位或复位处理，而输出单脉冲或双脉冲。因此，本实用新型的延迟电路应用于脉冲码型发生器时，能够提高脉冲码型发生器的性能。
结合图2～5所示的本实用新型的第一延迟芯片与第一触发器的电路图、第二延迟芯片与第三延迟芯片的电路图、第三延迟芯片与第二触发器的电路图、第一触发器、第二触发器与第三触发器的电路图。