本实用新型涉及跳频通信领域，尤其涉及一种宽频段的频率源。
背景技术：
跳频通信被广泛的运用在电台产品中，它确保了通信的秘密性和抗干扰性。跳频频率源作为跳频技术的核心，它的优劣会直接影响到整个系统的性能。跳频电台设备的秘密性和抗干扰性，与它的工作频带范围、信道间隔的大小、跳频速度的快慢密切相关。同时，低功耗设计使应用范围更加广泛。
目前，宽频段的频率源的结构一般由DDS(Direct Digital Synthesizer，直接数字式频率合成器)和PLL(Phase Locked Loop，锁相环)组成，而PLL由鉴相器、环路滤波器、VCO(Voltage-Controlled Oscillator，压控振荡器)和分频器构成，DDS输出基准频率，并作为PLL的参考频率。但是，RF频带宽度受VCO和PLL输入要求的限制，要使该频率源达到十几倍频的频率覆盖，就要求VCO的输出频率范围要很宽，实际应用中很难做到。
技术实现要素：
本实用新型要解决的技术问题在于，针对现有技术的频率源无法保证足够宽的输出频率范围的缺陷，提供一种宽频段的频率源，能使频率源保证足够宽的输出频率范围。
本实用新型解决其技术问题所采用的技术方案是：构造一种宽频段的频率源，包括基准频率信号发生器及锁相环，所述锁相环包括鉴相器、环路滤波器、压控振荡器和第一分频器，还包括：第一射频开关、N个频率处理器、第二射频开关、调谐滤波模块及低噪放大器，所述锁相环包括鉴相器、环路滤波器、压控振荡器和第一分频器，所述第一射频开关具有一个输入端及N个输出端，所述第二射频开关具有N个输入端及一个输出端，N为大于等于2的整数，而且，
所述基准频率信号发生器的输出端连接所述鉴相器的输入端，所述鉴相器的输出端通过所述环路滤波器接所述压控振荡器的输入端，所述压控振荡器输出的一路信号经所述第一分频器送入所述鉴相器的反馈端，所述压控振荡器输出的另一路信号送入所述第一射频开关的输入端，所述第一射频开关的每个输出端均连接一相应的频率处理器的输入端，每个频率处理器的输出端均连接所述第二射频开关的一输入端，所述第二射频开关的输出端连接所述调谐滤波模块的输入端，所述调谐滤波模块的输出端连接所述低噪放大器的输入端，所述低噪放大器的输出端为所述频率源的输出端。
优选地，所述调谐滤波模块包括分别对M个不同频段的信号进行滤波的M个调谐滤波器，所述频率源还包括第三射频开关和第四射频开关，所述第三射频开关具有一个输入端及M个输出端，所述第四射频开关具有M个输入端及一个输出端，M为大于等于2的整数，而且，
所述第三射频开关的输入端连接所述第二射频开关的输出端，所述第三射频开关的每个输出端均连接一相应的调谐滤波器的输入端，每个调谐滤波器的输出端均连接所述第四射频开关的一输入端，所述第四射频开关的输出端连接所述低噪放大器的输入端。
优选地，所述调谐滤波器为电调滤波器。
优选地，所述频率处理器包括下列中的至少两个：
第二分频器；
第一倍频器或带通滤波器；
衰减器。
优选地，所述第二分频器为程控分频器。
优选地，所述基准频率信号发生器包括依次相连的第一晶体振荡器、DDS芯片及第一滤波器，且所述锁相环为整数分频锁相环。
优选地，所述基准频率信号发生器还包括第二倍频器和第二滤波器，而且，所述第二倍频器的输入端连接所述第一晶体振荡器的输出端，所述第二倍频器的输出端连接第二滤波器的输入端，所述第二滤波器的输出端连接所述DDS芯片的输入端。
优选地，所述第一晶体振荡器为温度补偿晶体振荡器。
优选地，所述基准频率信号发生器包括依次相连的第二晶体振荡器和第三滤波器，且所述锁相环为小数分频锁相环。
优选地，所述第二晶体振荡器为温度补偿晶体振荡器。
实施本实用新型的技术方案，由于在锁相环后设置了第一射频开关、多个频率处理器及第二射频开关，而多个频率处理器可对锁相环输出的信号进行各种频率扩展。在实际应用中，可通过控制第一射频开关和第二射频开关的切换来选择合适的频率处理通路，所以可保证该频率源有足够宽的输出频率范围。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：
图1是本实用新型宽频段的频率源实施例一的逻辑结构图；
图2是本实用新型宽频段的频率源实施例二的逻辑结构图；
图3是锁相环参考输入频谱的相噪图；
图4是锁相环输出频谱的相噪仿真图；
图5是本实用新型宽频段的频率源的锁定时间仿真图。
具体实施方式
图1是本实用新型宽频段的频率源实施例一的逻辑结构图，该实施例的宽频段的频率源可达到十几倍频的频率覆盖，且具体包括：基准频率信号发生器10、锁相环20、第一射频开关30、N个频率处理器41、42、…、4N、第二射频开关50、调谐滤波模块60及低噪放大器70，锁相环20包括鉴相器(未示出)、环路滤波器(未示出)、压控振荡器(未示出)和分频器(未示出)。其中，第一射频开关30具有一个输入端及N个输出端，第二射频开关50具有N个输入端及一个输出端，N为大于等于2的整数。
在该实施例中，基准频率信号发生器10用于产生基准频率，其输出端连接鉴相器的输入端，鉴相器的输出端通过环路滤波器接压控振荡器的输入端，压控振荡器输出的一路信号经分频器送入鉴相器的反馈端，压控振荡器输出的另一路信号送入第一射频开关30的输入端，第一射频开关30的每个输出端均连接一相应的频率处理器41、42、…、4N的输入端，每个频率处理器41、42、…、4N的输出端均连接第二射频开关50的一输入端，第二射频开关50的输出端连接调谐滤波模块60的输入端，调谐滤波模块60的输出端连接低噪放大器70的输入端，低噪放大器70的输出端为频率源的输出端。
实施该实施例的技术方案，由于在锁相环后设置了第一射频开关、多个频率处理器及第二射频开关，而多个频率处理器可对锁相环输出的信号进行多种频率扩展。在实际应用中，可通过控制第一射频开关和第二射频开关的切换来选择合适的频率处理通路，所以即使压控振荡器可输出的频率范围较窄，也可保证该频率源有足够宽的输出频率范围。
图2是本实用新型宽频段的频率源实施例二的逻辑结构图，该实施例的频率源具体包括：基准频率信号发生器10、锁相环20、第一射频开关30、四个频率处理器、第二射频开关50、第三射频开关80、调谐滤波模块60、第四射频开关90及低噪放大器(LNA)70。而且，另外，第一射频开关30具有一个输入端及四个输出端，第二射频开关50具有四个输入端和一个输出端。
在该实施例中，基准频率信号发生器10包括依次相连的晶体振荡器11、倍频器12、滤波器13、DDS(Direct Digital Synthesizer，直接数字式频率合成器)芯片14及滤波器15，而且，该实施例的锁相环20为整数分频锁相环。其中，晶体振荡器11可优选为温度补偿晶体振荡器(Temperature Compensate X’tal Oscillator，TCXO)，且其输出端连接倍频器12，倍频器的输出端连接滤波器13的输入端，滤波器13的输出端连接DDS芯片14的输入端，DDS芯片14的输出端连接滤波器15的输入端。当然，在其它实施例中，可省去倍频器12和滤波器13。或者，在另一些实施例中，基准频率信号发生器仅包括依次相连的第二晶体振荡器(例如为温度补偿晶体振荡器)和第三滤波器，而不包括DDS芯片，此时，锁相环需采用小数分频锁相环。这些都在本实用新型的保护范围内。
在该实施例中，锁相环20输出的频率可通过第一射频开关30的切换来选择送入哪个频率处理器，在该实施例中，四个频率处理器分别为分频器41、衰减器42、倍频器43和倍频器44，且倍频器43为2倍倍频器，倍频器44为3倍倍频器。具体地，若锁相环20输出的基点频率f0的范围为180-360MHz，当第一射频开关30选择分频器41时，分频器41优选为程控分频器，例如可配置成2分频或3分频，所以，该分频器41可输出的频率范围为60-180MHz。当第一射频开关30选择衰减器42时，该衰减器42可输出的频率范围为180-360MHz。当第一射频开关30选择倍频器43时，该倍频器43可输出的频率范围为360-600MHz。当第一射频开关30选择倍频器44时，该倍频器44可输出的频率范围为600-1024MHz。在此还需说明的是，由于锁相环20输出的频率信号中，除了有基点频率f0的信号，还有频率为2f0、3f0的信号等，因此，在需要使用频率处理器对锁相环20的基点频率进行2倍频或3倍频处理时，除了使用2倍倍频器43或3倍倍频器44外，还可使用相应的带通滤波器，该带通滤波器的频率对应360-600MHz或600-1024MHz，即，仅使360-600MHz或600-1024MHz范围内的频率信号通过。
在该实施例中，调谐滤波模块60包括分别对三个不同频段的信号进行滤波的三个调谐滤波器61、62、63，且该调谐滤波器61、62、63优选为电调滤波器。例如，调谐滤波器61用于对60-190MHz频段的信号进行滤波，调谐滤波器62用于对190-550MHz频段的信号进行滤波，调谐滤波器63用于对550-10240MHz频段的信号进行滤波。相应地，第三射频开关80具有一个输入端和三个输出端，第四射频开关90具有三个输入端及一个输出端。而且，第三射频开关80的输入端连接第二射频开关50的输出端，第三射频开关80的每个输出端均连接一相应的调谐滤波器61、62、63的输入端，每个调谐滤波器61、62、63的输出端均连接第四射频开关90的一输入端，第四射频开关90的输出端连接低噪放大器70的输入端。当然，在其它实施例中，调谐滤波模块可包括其它数量个调谐滤波器，相应地，第三射频开关80的输出端及第四射频开关90的输入端的数量也相应改变。
在该实施例中，低噪放大器70用于稳定频率源最终的输出功率，且该频率源可输出的频率范围为60-1024MHz，可达到十几倍频的频率覆盖。
在上述实施例的频率源中，可按照下表选择各模块的型号，且各个模块的电压及功耗如下所示：
下面说明该实施例的频率源的工作过程：
首先，通过读取频率、业务信息来获取目标频点，然后可根据目标频点计算DDS芯片14和锁相环20的配置参数，并根据所计算的配置参数配置DDS芯片14的寄存器和锁相环20的寄存器，在配置后，使用滤波器15来提取DDS芯片14的输出，并将其作为基准频率送入锁相环20。接着，再根据目标频点判断是否需要进行分频处理，若需要，则根据分频倍数配置程控分频器41的寄存器，并控制第一射频开关30和第二射频开关50切换到分频器41的通道上；若不需要，就控制第一射频开关30和第二射频开关50切换到倍频器42通道或衰减器43、44的通道上。再根据目标频点配置相应调谐滤波器的中心频点，同时，控制第三射频开关80和第四射频开关90切换到相应协调滤波器的通道上。最后进行延时检测，并上报频点锁定情况。
通过实施上述实施例的技术方案，具有以下有益效果：
1.由于基准频率信号发生器中包括DDS芯片14，且使用DDS芯片14为锁相环20提供基准频率，频率分辨率高，而且，使得锁相环20可采用整数分频，频谱纯度高，保证了锁相环20中VCO低杂散输出，进而使得频率源具有宽的环路带宽，且锁定时间快，可满足每秒千跳级的换频时间要求。
2.由于在锁相环后设置了第一射频开关、多个频率处理器(分频器、衰减器、倍频器)及第二射频开关，而多个频率处理器可对锁相环输出的信号进行多种各种形式的频率扩展，例如，分频、倍频、衰减。在实际应用中，通过控制第一射频开关30和第二射频开关50的切换来选择合适的频率处理通路，所以可保证该频率源有足够宽的输出频率范围。
3.对于进行频率扩展后的信号，采用分段的调谐滤波器61、62、63来进行滤波，从而更好地抑制谐波。
使用上述实施例的宽频段频率源进行仿真测试，结合图3-5，根据DDS芯片输出频谱的相噪，通过对DDS芯片进行配置，使其为锁相环提供的基准频点fr＝12MHz。通过对锁相环进行配置，设置其环路带宽为180kHz。然后进行锁定时间仿真，若EVM＜5％，则锁定的相位偏差约3°。每秒千跳的一跳驻留时间1ms，则频率偏差为Δf＝Δθ/Δt＝8.33Hz，结合图5所示的仿真结果，可确定锁定时间大约60us，可满足每秒千跳级的换频时间要求。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何纂改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。