一种同步计数器的制作方法

本发明涉及电路元件技术领域，具体来说，涉及一种同步计数器。

背景技术：

众所周知，作为一个电路元件，同步计数器是采用多个响应于固定周期的时钟的触发器进行向上或向下计数操作的。此外，同步计数还在一般的集成电路特别是在通过输入地址信号进行数据存取操作的半导体存储器中用作不可少的部件。

图2中采用的触发器单元均为t型触发器：若控制端en为高时，触发器状态在时钟端t发现时钟上升沿时翻转一次；若控制端en为低时，触发器保持原先的状态不变。图2(a)为串行进位，图2(b)为并行进位。图2(a)所示，进位信号q0需要历经3个与门(a、b、c)的延迟。图2(b)所示，进位信号q0只需要经历1个与门。因此，并行进位的同步计数器可以实现更高频率的运行。但是它也有局限性，扩展性差。如图2(b)所示，进位信号q0需要驱动3个与门。如果同步计数器实现的计数范围很宽，那么进位信号需要驱动的门数就更多，限制了同步计数器计数范围的扩展。另外，每个触发器的负载不一致，同步计数器中各个状态的同步性能也会受到影响。

针对相关技术中的问题，目前尚未提出有效的解决方案。

技术实现要素：

针对相关技术中的问题，本发明提出一种同步计数器，以克服现有相关技术所存在的上述技术问题。

本发明的技术方案是这样实现的：

一种同步计数器，包括输入端counterenable、输入端clock、输出端carry、输出端carry_b、状态输出端q0、状态输出端q1、状态输出端q2、状态输出端q3、第一触发器dff1、第二触发器dff2、第三触发器dff3、第四触发器dff4、第五触发器dff5、第一二输入与非门nd1、第一二输入或非门nr1、第二二输入与非门nd2、第三二输入与非门nd3、第二二输入或非门nr2和第三二输入或非门nr3、第一非门inv1，其中，所述第一触发器dff1、所述第二触发器dff2、所述第四触发器dff4的输入端和输出端分别包括输入端en1和输入端t1以及输出端q1和输出端qn1，所述第三触发器dff3和第五触发器dff5的输入端和输出端分别包括输入端enb和输入端t2以及输出端q2和输出端qn2，所述输入端counterenable分别与所述第一触发器dff1的输入端en1、所述第一二输入与非门nd1的第二输入端以及所述第二触发器dff2的输入端en1连接，所述输入端clock分别与所述第一触发器dff1的输入端t1、所述第二触发器dff2的输入端t1、所述第三触发器dff3的输入端t2、所述第四触发器dff4的输入端t1以及第五触发器dff5的输入端t2连接，所述第一触发器dff1的输出端q1分别与所述输出端carry、所述第一二输入与非门nd1的第一输入端和所述第二二输入与非门nd2的第一输入端连接，所述第一触发器dff1的输出端qn1分别与所述输出端carry_b、所述第一二输入或非门nr1的第一输入端和所述第二二输入或非门nr2的第一输入端连接，所述第一二输入与非门nd1的输出端与所述第三触发器dff3的输入端enb连接，所述第三触发器dff3的输出端qn2分别与所述第一二输入或非门nr1的第二输入端和所述第三二输入或非门nr3的第一输入端连接，所述第四触发器dff4的输出端qn1与所述第三二输入或非门nr3的第二输入端连接，所述第三二输入或非门nr3的输出端分别与所述第二二输入与非门nd2的第二输入端和所述第三二输入与非门nd3的第一输入端连接，所述第二二输入与非门nd2的输出端与所述第五触发器dff5的输入端enb连接，所述第五触发器dff5的输出端qn2与所述第一非门inv1的输入端连接，所述第一非门inv1的输出端与所述第三二输入与非门nd3的第二输入端连接，所述第三二输入与非门nd3的输出端与所述第二二输入或非门nr2的第二输入端连接，所述第二触发器dff2的输出端q1、所述第三触发器dff3的输出端q2、所述第四触发器dff4的输出端q1和所述第五触发器dff5的输出端q2分别连接有状态输出信号q0、状态输出信号q1、状态输出信号q2和状态输出信号q3。

进一步的，所述第一触发器dff1、所述第二触发器dff2和所述第四触发器dff4均为带有en控制端的t型触发器，所述第三触发器dff3和所述第五触发器dff5均为带有enb控制端的t型触发器，其中，所述第一触发器dff1、所述第二触发器dff2和所述第四触发器dff4均为en控制端的t型触发器。

进一步的，所述同步计数器单独使用一个t型触发器产生两路差分输出的进位信号carry和carry_b，并且交替使用en控制端的t型触发器和enb控制端的t型触发器。

本发明的有益效果：本发明单独使用一个t型触发器产生两路差分输出的进位信号carry和carry_b，并且交替使用en控制端的t型触发器和enb控制端的t型触发器，如此实现，一方面保持了并行进位计数器的高速特性，另一方面又解决了进位信号驱动能力和多输入与门的问题，保持了串行进位计数器良好的可扩展性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，例如将所述第一触发器dff1改成enb控制端的t型触发器。

图1是根据本发明实施例的一种同步计数器的电路图；

图2中图2(a)和图2(b)为传统的高速同步计数器的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的实施例，提供了一种同步计数器。

如图1所示，根据本发明实施例的一种同步计数器，包括输入端counterenable、输入端clock、输出端carry、输出端carry_b、状态输出端q0、状态输出端q1、状态输出端q2、状态输出端q3、第一触发器dff1、第二触发器dff2、第三触发器dff3、第四触发器dff4、第五触发器dff5、第一二输入与非门nd1、第一二输入或非门nr1、第二二输入与非门nd2、第三二输入与非门nd3、第二二输入或非门nr2和第三二输入或非门nr3、第一非门inv1，其中，所述第一触发器dff1、所述第二触发器dff2、所述第四触发器dff4的输入端和输出端分别包括输入端en1和输入端t1以及输出端q1和输出端qn1，所述第三触发器dff3和第五触发器dff5的输入端和输出端分别包括输入端enb和输入端t2以及输出端q2和输出端qn2，所述输入端counterenable分别与所述第一触发器dff1的输入端en1、所述第一二输入与非门nd1的第二输入端以及所述第二触发器dff2的输入端en1连接，所述输入端clock分别与所述第一触发器dff1的输入端t1、所述第二触发器dff2的输入端t1、所述第三触发器dff3的输入端t2、所述第四触发器dff4的输入端t1以及第五触发器dff5的输入端t2连接，所述第一触发器dff1的输出端q1分别与所述输出端carry、所述第一二输入与非门nd1的第一输入端和所述第二二输入与非门nd2的第一输入端连接，所述第一触发器dff1的输出端qn1分别与所述输出端carry_b、所述第一二输入或非门nr1的第一输入端和所述第二二输入或非门nr2的第一输入端连接，所述第一二输入与非门nd1的输出端与所述第三触发器dff3的输入端enb连接，所述第三触发器dff3的输出端qn2分别与所述第一二输入或非门nr1的第二输入端和所述第三二输入或非门nr3的第一输入端连接，所述第四触发器dff4的输出端qn1与所述第三二输入或非门nr3的第二输入端连接，所述第三二输入或非门nr3的输出端分别与所述第二二输入与非门nd2的第二输入端和所述第三二输入与非门nd3的第一输入端连接，所述第二二输入与非门nd2的输出端与所述第五触发器dff5的输入端enb连接，所述第五触发器dff5的输出端qn2与所述第一非门inv1的输入端连接，所述第一非门inv1的输出端与所述第三二输入与非门nd3的第二输入端连接，所述第三二输入与非门nd3的输出端与所述第二二输入或非门nr2的第二输入端连接，所述第二触发器dff2的输出端q1、所述第三触发器dff3的输出端q2、所述第四触发器dff4的输出端q1和所述第五触发器dff5的输出端q2分别连接有状态输出信号q0、状态输出信号q1、状态输出信号q2和状态输出信号q3。

另外，在一个实施例中，所述第一触发器dff1、所述第二触发器dff2和所述第四触发器dff4均为带有en控制端的t型触发器，所述第三触发器dff3和所述第五触发器dff5均为带有enb控制端的t型触发器，其中，所述第一触发器dff1、所述第二触发器dff2和所述第四触发器dff4均为en控制端的t型触发器。

另外，在一个实施例中，所述同步计数器单独使用一个t型触发器产生两路差分输出的进位信号carry和carry_b，并且交替使用en控制端的t型触发器和enb控制端的t型触发器。

综上所述，借助于本发明的上述技术方案，通过本发明单独使用一个t型触发器产生两路差分输出的进位信号carry和carry_b，并且交替使用en控制端的t型触发器和enb控制端的t型触发器，如此实现，一方面保持了并行进位计数器的高速特性，另一方面又解决了进位信号驱动能力和多输入与门的问题，保持了串行进位计数器良好的可扩展性。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。