本发明涉及一种可变衰减器，具体而言，涉及一种用于包含高频分量的信号、并且其衰减可以通过控制信号来改变的衰减器。
背景技术：
衰减可以由控制信号来控制的可变衰减器在本领域中被称为电压可变衰减器(v-att)。日本专利申请jp-2000-124709a和jp-2009-200671a公开了这种v-att。然而，这种传统的v-att已经表现出以下响应，即：当衰减的范围变宽时，通过其的信号失真或者增加了所述信号的高次谐波；也就是说，传统的v-att受制于：衰减的范围相对于信号失真变得折衷。
技术实现要素：
本发明的一个方面涉及可变衰减器(v-att)，所述可变衰减器包括输入端子、输出端子、传输线、第一级和第二级、以及偏压单元。输入端子接收要衰减的信号。输出端子输出从在输入端子处输入的信号得到的衰减信号。传输线连接输入端子和输出端子，并在其上承载衰减信号。第一级和第二级设置在传输线和地之间，每个级包括具有栅极以及分别与传输线和地连接的两个电流端子的场效应晶体管(fet)。fet根据向其栅极提供的偏压来改变两个电流端子之间的阻抗。偏压单元包括输入端子，并根据向偏压单元的输入端子提供的控制信号来产生提供至第一级和第二级中的第一fet和第二fet的偏压。偏压单元将由此产生的偏压提供至第一级和第二级。本发明的特征是提供至第一级和第二级的偏压彼此不同并且彼此独立。
附图说明
现将通过参照附图，仅通过示例的方式来描述本发明，在附图中：
图1显示了根据本发明第一实施例的可变衰减器(v-att)的电路图；
图2a和图2b将本发明(图2b)的可变衰减器的相对于控制信号的、漏极电流变化δid和三阶截点(iip3)幅值变化与传统v-att的情形进行比较；
图3a和图3b将图11a中显示的传统v-att的衰减与图11b中的本发明的第一实施例的v-att的衰减进行比较；
图4显示了根据本发明第二实施例的另一v-att的电路图；
图5a和图5b将根据本发明第二实施例的v-att的衰减和通过iip3测量的失真性能与图11b中显示的传统v-att的情形进行比较；
图6显示了根据本发明第三实施例的电子设备的功能框图；
图7a显示了根据图1中显示的第一实施例的v-att修改的v-att的电路图，并且图7b显示了根据本发明的第四实施例的另一v-att的电路图；
图8a和图8b分别显示了根据第一实施例的v-att修改的v-att的栅极偏压和衰减；
图9a和图9b分别显示了根据本发明第四实施例的相对于控制信号的v-att的衰减性能和fet的栅极偏压；
图10显示了根据图8b中显示的第四实施例的v-att修改的v-att的电路图；
图11a和图11b显示了传统v-att的电路图；
图12a和图12b显示了图11a和图11b中显示的传统v-att的相对于控制信号的、通过iip3测量的失真性能以及衰减性能；以及图13显示了图11a中显示的传统v-att中的、相对于控制信号的变化的漏极电流的变化。
具体实施方式
接下来，将参照附图来描述根据本发明的实施例。在附图的描述中，在没有重复的解释的情况下，彼此相同或相似的数字或符号将指代彼此相同或相似的元件。本发明不限于那些实施例，而是被限定在下面呈现的权利要求书中，并且旨在覆盖其所有的改变和修改及其等同物。
首先将描述与本发明可比较的一些例子。图11a显示了与本发明的v-att可比较的可变衰减器(v-att)的电路图。图11a中显示的v-att200包括输入端子tin、输出端子tout、传输线l0、三个场效应晶体管(fet)10至30、以及偏压单元40。将输入端子tin与输出端子tout连接的传输线l0被分成四个传输线元件l1至l4，其间提供三个节点n1至n3。一些传统电路在输入端子tin与第一传输线元件l1之间以及在第四传输线元件l4与输出端子tout之间提供耦合电容器。fet10至30的各电流端子之一连接在节点n1至n3与地之间。也就是说，fet10至30将传输线l0的中间节点n1至n3与地耦接。
确定对各个fet10至30的栅极偏压的偏压单元40提供电阻器r11至r13、r4和r5。前三个电阻器r11至r13被放置在公共节点n5和fet10至30的相应栅极之间，其中公共节点n5通过由两个电阻器r4和r5对提供至控制端子tcont的控制信号分压而形成。控制信号tcont被提供给fet10至30的相应栅极，并由两个电阻器r5和r4分压。
进入输入端子tin的信号在传输线l0上承载，并且在fet10至30导通并其电流端子之间的阻抗减小时，在所述信号的一部分被fet10至30分流后，所述信号出现在输出端子tout中。因此，fet10至30可以衰减所述信号。当控制信号vcont足够低以使节点n5的电平比fet10至30的夹断电压更深时，fet10至30关断，并且传输线l0上承载的信号的部分基本上不会通过fet10至30分流到地，并且进入输入端子tin的信号出现在输出端子tout中并且基本上没有衰减。
图11b显示了也与本发明可比较的v-att200a的另一个电路图。v-att200a具有区别于图11a中显示的v-att200的特征，即，v-att200a提供与fet10至30串联连接的其他fet12至32。也就是说，传输线l0以中间节点n1至n3通过串联连接的fet10至30、12至32接地。fet12至32的栅极通过电阻器r21至r23与公共节点n5耦接。
两个传统的v-att200和200a，评估其衰减和三阶截点(iip3)。在评估时，假设fet10至30以及12至32为高电子迁移率晶体管(hemt)类型，其构造有：载流子传输层，其通常被称为沟道层，由ingaas制成；载流子供应层，其有时被称为势垒层，由algaas制成；0.1μm的栅极长度；以及100μm的栅极宽度。进入输入端子tin的信号具有20ghz的频率，功率为0dbm。通过在上述主信号上叠加另一信号来评估iip3，其中所述另一信号具有与主信号的频率相差10mhz的频率。控制信号vcont从-3到0v变化，其中-3v的控制信号vcont使fet10至30完全关断，而0v的控制信号vcont实质上使fet10至30导通。电阻器r11至r13以及r21至r23具有1kω的电阻，而其他电阻器r4和r5具有2kω和6kω的电阻，即，由电阻器r4和r5形成的电阻分压器将控制信号vcont转变成其四分之一。
图12a和图12b显示v-att200和200a的iip3和衰减相对于控制信号vcont的行为(behavior)，其中iip3对应于当其三阶分量的幅值变得等于基波分量的幅值时的输入功率，而该衰减对应于在输出端子tout中出现的信号与在输入端子tin中出现的信号的比率。0db的衰减意味着v-att不会造成信号损失。
参考图12a，v-att200显示了较小的iip3，具体地，iip3减小以在从-2到-1v的控制信号vcont的范围内形成空洞，其中所述空洞具有约仅仅10dbm的底部电平。然而，与v-att200的iip3相比，v-att200a在从-2到-1.5v的控制信号vcont的范围内，将iip3改善了大约10db。参考图12b，v-att200显示了在-3v的控制信号处的4db的剩余衰减(residualattenuation)，这使得fet10至30关断；但是在0v的控制信号vcont处,衰减达到40db，也就是说，v-att200确保大约36db的衰减宽度。对于v-att200a，尽管在-3v的控制信号vcont处剩余衰减约为4db，这与v-att200的情况相当，但是在控制信号vcont为0v时衰减仅仅显示26dbv，这意味着v-att200a的衰减范围变成仅22db。因此，提供fet10至30的级联构造的v-att200a可以改善通过iip3测量的失真性能，但是在0v的控制信号vcont处的衰减变得不足。因此，传统的v-att200a使得失真性能与衰减性能不一致。
传统v-att中失真性能和衰减性能之间的这种不一致似乎与漏极电流的变化相对于控制信号的变化(即|δid|/|δvcontrol|)密切相关，所述|δid|/|δvcontrol|具有电导的量纲。传输线l0只传输具有高频分量的信号，但是实质上切掉了dc分量或低频分量。因此，比率|δid|/|δvcontrol|对应于没有漏极偏压时场效应晶体管10至30的跨导。
图13显示了相应的fet10至30的跨导相对于控制信号vcont，即，从节点n1至n3通过相应的fet10至30流向地的漏极电流的变化相对于控制信号vcont的变化。图13还显示了将fet10至30的相应跨导相加的总跨导。如图13所示，最靠近输入端子tin布置的fet10显示出比其他fet20、30的跨导大的跨导，这意味着通过fet10分流至地的信号变得比通过相应的fet20至30分流的那些信号要大。另外，相应fet10至30的跨导|δid|/|δvcontrol|在控制信号vcont约-1.7v时变成最大值，这对fet10至30来说是共同的。
大的跨导|δid|/|δvcontrol|意味着从传输线l0观看fet10至30的漏极阻抗随着控制信号vcont的变化而变化很大，这会使传输线l0的阻抗偏离并且劣化，或者增加了传输线l0上承载的信号的失真。在控制信号vcont很大地改变fet10至30的跨导时v-att的失真性能退化。
级联连接可以抑制在级联连接的设置在相应高侧(即，布置成靠近传输线l0)的fet10至30的漏极阻抗的变化。因此，与不具有级联连接的v-att200的布置相比，具有级联连接的v-att200a可以改善其失真性能。然而，级联连接不可避免地在fet的各电流端子之间留下大量电阻；相应地，当控制信号使fet导通时，也就是说，控制信号vcont变为0v时，v-att200a的衰减变得退化。
第一实施例
接下来，将描述根据本发明第一实施例的可变衰减器(v-att)。图1显示了根据本发明第一实施例的v-att100的电路图。与在传统v-att200和200a内实现的组件相同，v-att100包括：输入端子tin、输出端子tout、设置在输入端子tin和输出端子tout之间的传输线l0、三个场效应晶体管(fet)10至30以及偏压单元40。尽管v-att100使传输线l0直接连接输入端子tin和输出端子tout，但是传输线l0也可以通过电容器来间接连接到这些端子tin和tout，所述电容器切断进入输入端子tin并被衰减的信号中包含的dc分量和低频分量。
传输线l0包括四个传输线元件l1至l4，节点n1至n3介于它们之间。fet10至30连接在节点n1至n3与地之间。具体而言，fet10至30的各自的两个电流端子(即漏极和源极)连接在节点n1至n3与地之间，而各自的控制端子(即栅极)连接至偏压单元40。
偏压单元40包括三个块，每个块包括构成t形网络的三个电阻器。具体而言，电阻器r11、r41和r51构成偏压单元40的输入端tcont与第一fet10的栅极之间的第一t形网络。电阻器r12、r42和r52构成输入端tcont与第二fet20的栅极之间的第二t形网络；并且最后三个电阻器r13、r43和r53构成输入端tcont与第三fet30的栅极之间的第三t形网络。因此，偏压单元40具有对三个t形网络来说共同的输入端tcont。另外，相对于传输线l0，第一t型网络和第一fet10构成第一级，第二t型网络和第二fet20构成第二级，并且第三t型网络和第三fet30构成第三级。
在传输线l0上承载进入输入端子tin的信号。增加提供给输入端tcont的控制信号vcont，这使得各个fet10至30的各电流端子之间的等效电阻较小；传输线l0上承载的信号通过fet10至30被部分地分流至地，并且出现在输出端子tout中的信号的幅值衰减。相反地，减小控制信号vcont，使得各个fet10至30的栅极偏压变得比fet10至30的夹断电压更深；fet10至30关断，并且进入输入端子tin的高频信号出现在输出端子tout中，而不会通过fet10至30分流至地。
图1所示的v-att100的特征在于，通过分别通过各自的t形网络的唯一的控制信号vcont，来对fet10至30在其栅极进行偏压，每个t形网络包括由相应的两个电阻器r41和r51、r42和r52以及r43和r53构成的电阻分压器。具体而言，第一fet10在其栅极中由控制信号vcont偏压，所述控制信号vcont由包括电阻器r51和r41的第一电阻分压器分压；第二fet20也被控制信号vcont偏压，所述控制信号vcont由包括电阻器r42和r52的第二电阻分压器分压；并且第三fet30也被控制信号vcont偏压，所述控制信号vcont由包括电阻器r43和r53的第三电阻分压器分压。因此，通过区分t形网络中的相应电阻分压器的分压比，可以可选地改变提供给fet10至30的栅极的偏压。
与图11a所示的传统的v-att200进行比较，图1所示的v-att100也具利用彼此公用的唯一的栅极偏压来偏压的三个fet。具体而言，传统的v-att200中的fet10至30接收仅由包括电阻器r5和r4的电阻分压器分压的控制信号vcont而导出的栅极偏压，所述电阻器r5和r4的电阻分别为2kω和6kω。第一实施例的v-att100具有电阻器r51和r41的第一电阻分压器，其电阻与上述传统v-att200的电阻器r5和r4的电阻相同。而其他电阻器r42至r53的电阻被设置为4kω。也就是说，在第一实施例的v-att100中，第一fet10接收四分之一，而第二fet20和第三fet30接收控制信号vcont的一半；相应地，随着控制信号vcont从-3v变化至0v，第一fet10的栅极偏压从-0.75变化到0v，而第二fet20和第三fet30的栅极偏压从-1.5v变化至0v。
图2a和图2b将第一实施例的v-att100的电导|δid|/|δvcontrol|以及通过iip3测量的失真性能与传统的v-att200进行比较，其中电导|δid|/|δvcontrol|是将fet10至30各自的电导相加的总电导。如已经描述的，参考图2a，电导在-1.7v的控制信号vcont处显示尖锐的峰值；同时，通过iip3测量的失真性能导致控制信号vcont在-2到-1v之间的谷值。
另一方面，本实施例的v-att100电导|δid|/|δvcontrol|使得峰值相对平缓。这是因为，fet10和其余两个fet20和30在其栅极中被独立地偏压，而且fet10至30的栅极偏压的扫描范围正好彼此不同。也就是说，第一fet10的电导的峰值位置出现在以下控制信号处：所述控制信号与fet20和30显示相应的最大值时的控制信号vcont是不同的控制信号。相应地，从-2v到-1v的控制信号vcont可以使通过iip3测量的失真性能比传统的v-att200的失真性能提高约5db。
图3a和图3b将图11a中所示的传统v-att200的衰减与第一实施例的v-att100的衰减进行比较。针对-3v的控制信号vcont，v-att100和200的衰减在大约4db的值处变得基本相当，所述-3v的控制信号vcont使fet10至30完全关断；并且针对0v的控制信号vcont的衰减达到40db，这也彼此相当。
第一实施例的v-att100中的提供给至少一个fet的栅极偏压与提供给其余fet的栅极偏压不同。也就是说，第一fet10接收与提供给其余fet20和30的栅极偏压不同的栅极偏压。栅极偏压的这种布置可以将第一fet的电导的峰值从归属于其余fet的峰值偏移；因此，可以使fet10至30的电导峰值的锐度变迟缓，并且改善在iip3中反映的失真性能。
提供给第一fet10的栅极偏压(具体而言，从-0.75到0v且以-0.375v为中心)与提供给第二fet20和第三fet30的栅极偏压(具体而言是从-1.5到0v且以-0.75v为中心)不同。栅极偏压的这种布置可以改善通过iip3测量的失真性能，而不缩小衰减范围。尽管v-att100的第一实施例偏移了第一fet10的栅极偏压，但另外两个fet20和30则接收彼此相同的栅极偏压。然而，fet接收不同于其他栅极偏压的栅极偏压的组合不限于第一实施例的组合。另外，本实施例将针对第一fet10的栅极偏压的范围设定为比其他fet20和30的栅极偏压的范围窄；但是与其他fet20和30的栅极偏压的范围相比，第一fet10的栅极偏压的范围也可以加宽。此外，本实施例将第一fet10的栅极偏压的范围的中心设置为比其他两个fet20和30的栅极偏压的范围的中心要高；但是第一fet10的栅极偏压的范围的中心也可以比另外两个fet20和30的栅极偏压的范围的中心要低。
参考图13，fet10的电导显示出最大的峰值，具体而言，第一fet10的电导的峰值实质上成为第二fet20和第三fet30的峰值之和。然后，fet10的栅极偏压被设定为与第二fet20和第三fet30的栅极偏压不同。因此，出现在v-att100的总电导中的峰值可以变迟缓，以改善通过iip3测量的失真性能。
第二实施例
图4显示了根据本发明的第二实施例的另一v-att的电路图。图4中所示的v-att具有以下特征：连接在传输线l0和地之间的fet具有级联连接。也就是说，在中间节点n1和地之间提供了具有级联连接的两个fet10和12。在第二中间节点n2和地之间也提供具有级联连接的两个fet20和22。然而，第三级(即最靠近输出端子tout设置的级)中的fet30具有正常连接；也就是说，没有额外的fet与第三fet30串联连接。在第一级和第二级中的fet的级联连接意味着：高侧fet的电流节点中的一个(源极)与低侧fet的另一个电流节点(漏极)直接连接。
评估第二实施例的v-att100a的衰减和通过iip3测量的失真性能。所述评估中设置的参数是电阻器r41和r51的阻值、电阻器r42和r52的阻值以及电阻器r43和r53的阻值，分别是2kω和6kω、4kω和4kω、以及6kω和2kω。其他参数与第一实施例的v-att100中设定的参数相同。也就是说，分别地，由电阻r41和r51组成的第一电阻分压器具有2/8＝1/4的分压比，第二电阻分压器具有4/8＝1/2的分压比，并且第三电阻分压器具有6/8＝3/4的分压比。
将控制信号vcont从-3变为0v，则fet10至30的栅极偏压分别从-0.75变为0v、从-1.5变为0v、以及从-2.25变为0v。因此，第二实施例的v-att100a可以以级联连接来构造fet的第一级和第二级，同时提供给各个级的栅极偏压是彼此不同的。
图5a和图5b将根据第二实施例的v-att100a的衰减和通过iip3测量的失真性能与图11b中所示的传统v-att200a进行比较，该传统v-att200a设置有第一级至第三级fet的级联连接。参考图5a，本实施例的v-att100a可以显示iip3的行为a3，其在-2至-1v的控制信号vcont的范围内增强约4db，其比由图1和图2b中显示的第一实施例确保的情形大了约10db。同时，参考图5b，第二实施例的v-att100a确保在0v的控制信号vcont处的衰减行为b3大于30db，在0v的控制信号vcont处，所有的fet10至30、12和22都导通，所述行为b3比在传统v-att200a中达到的情形大了约4db。因此，根据第二实施例的v-att100a可以使通过iip3测量的失真性能与最大衰减一致。
第二实施例的v-att100a至少在最靠近输入端子tin布置的第一级中提供fet10和12的级联连接。与第二和第三级相比，接收具有最大幅值的信号的第一级具有级联连接；相应地，v-att100a可以改善失真性能，特别是通过iip3测量的失真性能。
另外，v-att100a提供最靠近输出端子tout布置的、具有非级联连接的最后一级。由于最后一级接收由上游级衰减的信号，因此最后一级的失真性能变得迟缓。因此，最后一级中的fet30不具有级联连接，并且可以确保其较大衰减。因此，从失真性能的角度来看，布置得最靠近输入端子的第一级优选地具有级联连接，而除了第一级之外的各级不必具有级联连接。
v-att100a还具有以下特征：各级接收彼此不同的栅极偏压，这可能使电导|δid|/|δvcontrol|的峰值位置相对于控制信号vcont偏移，并且可以改善通过iip3测量的失真性能。包括在级联连接内的fet的数量不限于两个。三个或更多fet可以构造具有级联连接。特别是，当进入输入端子tin的信号具有幅值极值时，三个或更多个fet不可避免地被构造为具有级联连接，以便将信号的功率以低于击穿电平的电平而被平均地分到各个fet。
另外，v-att100和100a的第一和第二实施例设置有三级fet。然而，v-att必须设置有至少两级fet。v-att100和100a可以具有在唯一半导体衬底上形成的所谓的单片微波集成电路(mmic)的构造。v-att100和100a设置有唯一的控制端子tcont，其中向所述控制端子tcont提供控制信号vcont。然而，v-att100和100a可以具有以下构造：各级中的fet10至30独立地接收来自v-att100和100a外部的控制信号。进入输入端子tin的信号可以具有微波波段、亚毫米波段和/或毫米波段的频率分量。
第三实施例
图6显示了根据本发明第三实施例的电子设备的功能框图。图6中显示的电子装置110设有两个v-att100a和100b和两个耦合器54和56，所述两个v-att100a和100b具有第一实施例和/或第二实施例的类型。介于输入端子t1和第一耦合器54之间以及在第二耦合器56和输出端子t2之间的电容器c1和c2切断进入输入端子t1的信号中包含的dc分量和低频分量。耦合器54将来自输入端子t1的信号分成具有90°相位差的两个部分，并将这样分开的两部分信号提供给各个v-att100a和100b。v-att100a和100b根据控制信号vcont来衰减所述信号的各个部分。其他耦合器56将如此衰减的信号混合成一个信号。由于v-att100a和100b在其衰减期间不引起相移，因此耦合器56可以将具有90°相位差的这两个衰减的信号混合成一个信号，并因此向输出端子t2提供混合的信号。
第四实施例
在图7b中显示根据第四实施例的另一v-att的电路图，其与图7a中所示的v-att100b相当，并且是根据图1中所示的第一实施例的v-att100修改来的。参考图7a和图7b，v-att100b和100c设有三个传输线元件l1至l3，以及连接在传输线元件l1至l3和地之间的两级fet10和20。v-att100b和100c的其它构造与图1中所示的v-att100的构造相同。根据第四实施例的v-att100c在偏压单元40c中设有二极管d1，其中所述二极管d1通过电阻器r42连接在地和t形网络的公共节点n52之间。
评估v-att100b和100c的衰减。在这些实施例中的二极管d1具有高电子迁移率晶体管(hemt)类型，其栅极可操作为阳极，而源极和与源极短接的漏极可操作为阴极。hemt设有：载流子传输层，其通常被称为沟道层，由氮化镓(gan)制成；载流子供应层，其通常被称为势垒层，由氮化镓铝(algan)制成；以及栅极，其长度为0.15μm。在v-att100b和100c内实现的fet10至30具有400μm的栅极宽度，而二极管d1的栅极宽度被设置为150μm。对于图7a所示的v-att100b,电阻器r11和r12、r41和r42以及r51和r52的电阻分别被设置为3kω和3kω、10kω和10kω、6kω和0.2kω，这意味着t形网络中的第一电阻分压器和第二电阻分压器的分压比分别变成10/16(＝5/8)以及10/10.2(～1.0)。也就是说，第二级中的fet20接收实质上未分流的控制信号vcont。对于图7b所示的v-att100c，第二t形网络中的电阻器r52的阻值被设置为6kω，那么第二t形网络的分压比变得基本上与第一t形网络的分压比相同。进入输入端子tin的信号具有14ghz的频率和0dbm的功率。控制信号vcont从-5到0v变化。
图8a和图8b显示了根据第一实施例修改的v-att100b的栅极偏压和衰减。在图8a中，行为vg1对应于第一级中的fet10的栅极偏压，而另一行为vg2对应于第二级中的fet20的栅极偏压。由于第一级中的fet10接收由第一t形网络中的其分压比被设定为5/8的第一电阻分压器分压的控制信号vcont，而第二级中的fet20接收由第二t形网络中的其分压比接近于1.0的第二电阻分压器分压的控制信号vcont，也就是说，第二fet20接收实质上未分压的控制信号vcont作为栅极偏压。另一方面，当控制信号vcont变为0v时，栅极偏压vg1和vg2变为0v。因此，相比于栅极偏压vg2和控制信号vcont之间的关系，栅极偏压vg1和控制信号vcont之间的关系变得缓和。
当控制信号足够低以使fet10和20完全关断时，特别是低于-4v时，fet10和20关断并且v-att100b基本上不显示衰减。虽然图8b示出了约3db的剩余衰减；但该剩余衰减是由于通过fet10和20的电流端子之间的寄生电容的泄漏引起的。进一步参照图8b，衰减从约-3v的控制信号vcont开始增加，这对应于第一fet10开始导通并且其电流端子之间的阻抗开始减小的状态。所述衰减中的控制信号vcont的效率或斜率60被估计为约17db/v。
进一步增加控制信号vcont，所述衰减从-2v的控制信号vcont再次开始增加。其效率或斜率62达到37db/v，这大于前者效率的两倍。所述衰减的第二次增加是由于fet20的栅极偏压vg2和控制信号vcont之间的强烈关联造成的。
另外，图8b中的衰减示显示了两个效率60和62之间的台阶部分(step)。除了所述衰减和控制信号vcont之间的更高效率之外，所述衰减中出现的台阶部分也使得由v-att100b中的控制信号vcont对衰减的控制非常敏感而难以确保稳定的控制。通过将各个fet10和20中的栅极偏压和控制信号vcont之间的关系设置得彼此更紧密，从而消除衰减中的台阶部分，这样的v-att具有在图11a中所示的传统v-att200的布置。因此，难以确保失真性能和所述衰减之间的一致性。
图9a和图9b显示了根据本发明的第四实施例的、在图7b中显示的v-att100c的衰减性能和fet10、20的栅极偏压vg1和vg2，所述栅极偏压vg1和vg2以及衰减性能中的每个都是相对于控制信号vcont的。参考图9a，对于低于-1.5v的控制信号，栅极偏压的斜率vg1和vg2基本上彼此相当；这是因为包括电阻器r41和r51的电阻分压器的阻值的分压比等于电阻器r42和r52的分压比。由于第二t形网络中的第二电阻分压器中存在二极管d1，因此偏压vg1和vg2在控制电压vcont的高于-1.5v的区域(其中二极管d1逐渐关断并显示出高阻抗)中显示出偏离。要注意的是，本实施例中的二极管d1是由氮化物半导体材料制成的场效应晶体管(fet)类型，其栅极可操作为阳极，而源极以及与该源极短接的漏极可操作为阴极。
参考图9b，对于约-3v的控制信号vcont，v-att100c显示出约20db/v的衰减效率60。另外，在-2v的控制信号vcont处，衰减效率62变为约19db/v，与-3v的控制信号vcont处的衰减效率相当。另外，对于从-3.2到-1.5v的控制信号vcont，衰减仅显示出小的台阶部分，这意味着可以由控制信号vcont稳定地控制v-att100c的衰减。
第四实施例的修改
图10显示了根据第四实施例的v-att100c修改的v-att100d的电路图。v-att100d设有第一级和第二级fet的级联连接。具体而言，在节点n1和地之间设有fet10和12的第一级联连接，而在节点n2和地之间提供fet20和22的第二级联连接。fet10和12的第一级联连接通过由电阻器r11、r21、r41和r51组成的t形网络来接收栅极偏压，而fet20和22通过包括二极管d1和电阻器r12、r22、r42和r52的第二t形网络来接收栅极偏压，其中电阻器r21和r22具有1kω的电阻。v-att100d的其它构造与图7b中所示的v-att100c的构造相同。
偏压单元40c和40d设有接收控制信号vcont的输入端子tcont，和设置在第二t形网络中的第二电阻分压器中的二极管d1，具体地，所述二极管d1通过电阻器r42设置在地(二极管d1阳极接地)与公共节点n2之间。因此，v-att100d的衰减的变化相对于控制信号vcont的变化可能变得缓和，并且可能没有奇点(singularity)。
为了使栅极偏压vg1相对于控制信号vcont的行为与栅极偏压vg2相对于控制信号vcont的行为匹配，第一t形网络(即电阻器r41和r51)中的第一电阻分压器的分压比必须与第二t形网络中的电阻器r42和r52的电阻比基本匹配。
栅极偏压vg1和vg2的行为差异由二极管d1的正向饱和电压确定，对于由氮化物半导体材料制成的二极管d1，其正向饱和电压约为1.0v。与电阻器r42串联连接的两个或更多个二极管可以增加栅极偏压vg1和vg2的差异。当二极管由其它半导体材料(通常为硅(si))制成时，栅极偏压vg1和vg2之间的差异可以为0.7至0.8v。
第四实施例提供了两级fet10和12。然而，v-att可以提供三级或更多级的fet，其中最接近输出端子tout的最后一级或较接近输出端子tout的级可以接收由t形网络中的二极管偏移的栅极偏压。另外，图6中显示的电子电路6可以实现具有第四实施例的v-att100d的v-att1001和1002。
尽管出于说明的目的已经在本文中描述了本发明的特定实施例，但是对于本领域技术人员而言，许多修改和改变将变得显而易见。因此，所附权利要求旨在涵盖落入本发明的真实的精神和范围内的所有这种修改和变化。
本申请要求于2017年2月23日提交的日本专利申请no.2017-032039以及于2017年8月16日提交的no.2017-157186的优先权的权益，通过引用的方式将所述申请并入本文中。