可提升负载电流与输入电压差间线性度的运算放大器电路的制作方法

本发明是有关于一种运算放大器电路，且特别是有关于一种可提升负载电流与输入电压差间的线性度的运算放大器电路。

背景技术

当前的电子产品经常将运算放大器电路应用于不同的用途。例如，驱动电路可使用运算放大器电路驱动显示面板(例如，液晶显示面板)。运算放大器经常使用差分对作为接收输入信号的输入级。差分对的线性范围会受到差分对的输入电压差所影响。例如，当输入电压差很小的时候，输入电压差与负载电流(例如以mosfet实现的差分对时的漏极电流)间的关系为线性。然而，随着输入电压差的增加，输入电压差与负载电流间的关系变为非线性。为提升线性范围，现有技术的差分对会使用较大的偏压电流，但这种方式会消耗较多的功率。

请参见图1，其是运算放大器的方块图。运算放大器(op)电路10包含差分输入级电路111、负载级电路112，以及输出级电路131。差分输入级电路111接收一对包含第一输入信号vin1与第二输入信号vin2的差分信号。差分输入级电路111可将第一输入信号vin1与第二输入信号vin2间的电压差转换为负载电流i1、i2。负载级电路112可将差分输入级电路111输出的负载电流i1、i2转换为输出信号vout。负载级电路112可包含主动负载电路(例如晶体管)和/或被动负载电路(例如电阻、电容与电感)。负载级电路112可称为增益级电路。

差分输入级电路111与负载级电路112的组合可被视为第一级运算放大器11，且其输出可定义为第一级输出vo1。输出级电路131可视为第二级运算放大器13，且其输出可定义为第二级输出vo2。运算放大器电路10的电压增益av相当于第一级运算放大器11的电压增益av1与第二级运算放大器12的电压增益av2的乘积(av＝av1×av2)。第一级运算放大器11的电压增益av1为差分输入级电路111的互导gm与负载级电路102的输出电阻相乘的结果(av1＝gm×ro)。

输出级电路131提供的第二级输出vo2为单端(single-ended)电压信号。若显示装置使用运算放大器电路10，则可将输出级电路131耦接于显示面板。需注意的是，运算放大器电路10所包含的运算放大器的数量并不需要被限定，且运算放大器电路10的最后一级的运算放大器的输出被用来当作输出信号vout。在图1的例子中，运算放大器电路10包含两级运算放大器。在其他的实施例中，可能仅有单一级运算放大器或超过两级运算放大器。由于第二级运算放大器(第三级算放大器、第四级运算放大器也是一样)是可选的缘故，以下的叙述着重在第一级运算放大器11，其包含差分输入级电路111与负载级电路112。

请参见图2a，其是差分输入级电路的示意图。在此例中，运算放大器电路10的差分输入级电路111包含两个n型金属氧化物半导体场效应晶体管(n-typemetal-oxide-semiconductorfield-effecttransistor，简称为(nmos晶体管)m01、m02以及电流源iss。电流源iss耦接于接地端gnd。nmos晶体管min1与min2具有相同的栅极宽度与相同的栅极长度。电流源iss提供的电流值为i。晶体管min1接收第一输入信号vin1，且晶体管min2接收第二输入信号vin2。在差分输入级电路111中，晶体管min1、min2被定义为输入晶体管并操作于饱和区。

为讨论输入晶体管min1、min2的操作，本公开提供两类线性度提升电路，称为偏压控制电路与电压维持电路。基本上，偏压控制电路用于减少负载电流因为受到电流源与输入电路之间的变化所影响的幅度；而电压维持电路耦接于负载级电路与输入电路之间。

流经输入晶体管min1、min2的负载电流i1、i2可以下式表示：

其中μn为电荷载体有效迁移率(charge-carriereffectivemobility)、w为nmos晶体管min1的栅极宽度、l为nmos晶体管min1的栅极长度、cox为单位面积的栅极氧化物电容(gateoxidecapacitanceperunitarea)，且输入电压差δvin为，δvin＝vin1-vin2。根据式1a与式1b，当负载电流i1与i2可趋近于线性关系，并可以下式表示：

即，当式2的条件满足时，负载电流i1、i2与输入电压差△vin间的关系为线性。在图2a中，差分对的互导gm为：

尽管以上的分析是针对具有nmos晶体管的差分输入对所为，但对具有pmos晶体管差分输入对的分析也与前述说明类似，因此此处不予详述。

请参见图2b，其是说明图2a所示的差分输入级电路的互导的示意图。其中，横轴为输入电压差△vin。当输入电压差δvin较小时，互导gm相对稳定，因此负载电流i1、i2以及输入电压差△vin间具有线性转换关系。当输入电压差△vin逐渐变大，互导gm开始减少，且转换关系变为非线性。当输入电压差△vin超过+δv1(或低于-δv1)时，互导gm趋近于0。连带地，差分对无法基于这种输入电压而正常工作。

一般说来，希望能使输入晶体管min1、min2操作在饱和区。对操作于饱和区的晶体管而言，其漏极电流与栅极-源极电压差vgs为非线性。假设沟道长度调制效应(channellengthmodulationeffect)可被忽略的情况，第一输入晶体管min1与第二输入晶体管min2的漏极电流，以及输入电压差△vin可表示为式5。在图2中，第一输入晶体管min1与输入晶体管min2的漏极电流分别等于负载电流i1、i2。

经过式子的推导与简化后，式5可表示为式6。

在式6中，源电流iss等于负载电流i1、i2的加总，即，(iss＝i1+i2)。接着对式子加以推导与简化，即，将式6的两侧进行平方后，以负载电流i1、i2表示源电流iss，将可根据式6推导出式7。

由于i1-i2＝△id，vin1-vin2＝△vin，可以得出负载电流i1、i2与输入电压差△vin间的关系，如图2c所示。此外，差分输入对的互导(gm)等于对负载电流差值(δid＝il-i2)相对输入电压差△vin微分的结果。

当输入电压差△vin很小时，可满足的关系式。此时，差分输入对的互导(gm)可以表示为式9。

依据式9，当输入电压差很小时，负载电流i1、i2与输入电压差△vin之间的关系为线性。然而，随着输入电压差△vin的增加，将无法再从式8推导至式9。因此，在负载电流i1、i2与输入电压差△vin间的线性度将变差。此外，因为电流源的电流iss开始聚集于输入晶体管min1、min2的其中一个，互导gm逐渐减小。当输入电压差△vin的绝对值大于δv1时，源自于电流源iss的全部电流，将同时流经输入晶体管min1、min2的其中一个，且差分输入对无法正常运作，即，gm＝0。尽管以上的分析是以具有nmos晶体管的差分输入对的操作为基础，但对具有pmos晶体管的差分输入对而言，也可以类推得出类似的分析，因此，此处不再赘述。

请参见图2c，其是以图2a为例，说明负载电流相对于差分输入级电路的输入电压差之间的关系的示意图。纵轴代表负载电流i1、i2且横轴代表输入电压差△vin。

在图2c中，曲线ci1、ci2代表第一负载电流i1、第二负载电流i2与输入电压差△vin间的关系。如曲线ci1所示，当输入电压差△vin的范围相对较小时，第一负载电流i1与输入电压差△vin相对成比例关系，且第一负载电流△i1与输入电压差△vin的变化间，具有线性转换关系。如曲线ci2所示，当输入电压差△vin的范围相对较小时，第二负载电流i2与输入电压差△vin的比例为负相关，且第二负载电流的变化幅度δi2与输入电压差△vin的变化幅度△vin为负线性转换关系(negativelineartransferrelationship)。

换言之，当输入电压差△vin变大，第一负载电流i1与第二负载电流i2的变化程度减少，且负载电流(i1与i2)与输入电压差△vin间的转换关系不再为负比例。当输入电压差△vin超过+δv1(或低于-δv1)时，第一负载电流i1与第二负载电流i2基本上维持不变，导致差分对无法在此输入电压差△vin下正常运作。

对lcd驱动电路内的运算放大器电路而言，差分对的线性度的范围对相当重要。当差分对的输入电压差超过线性度的范围时，输出信号可能偏离理想值，进而使液晶显示器的图像品质变差。因此，业界急需设计具有延伸的线性范围的运算放大器电路。

技术实现要素：

本发明是有关于一种具有线性度提升的运算放大器电路，使得差分输入级具有较大线性范围。

根据本发明的一方面，提出一种运算放大器电路，包含：差分输入级电路以及负载级电路。差分输入级电路包含：第一输入电路、第一电压维持电路以及第一电流源。第一输入电路包含第一输入晶体管与第二输入晶体管。第一输入晶体管具有第一端、第二端以及用于接收第一输入信号的控制端；第二输入晶体管具有第一端、第二端以及用于接收第二输入信号的控制端。第一电压维持电路包含第一分支电路与第二分支电路。第一分支电路耦接于第一输入晶体管的第一端与控制端，其中第一分支电路接收第一输入信号。第二分支电路耦接于第二输入晶体管的第一端与控制端，其中第二分支电路接收第二输入信号。第一电流源耦接于第一输入晶体管的第二端与第二输入晶体管的第二端。负载级电路耦接于第一电压维持电路，其产生第一级输出。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下。

附图说明

图1是运算放大器的方块图。

图2a是差分输入级电路的示意图。

图2b是说明图2a所示的差分输入级电路的互导的示意图。

图2c是以图2a为例，说明负载电流相对于差分输入级电路的输入电压差之间的关系的示意图。

图3a是依据本发明构想的实施例的具有线性度提升电路的运算放大器电路的示意图。

图3b是依据本发明的实施例，以偏压控制电路作为线性度提升电路的示意图。

图3c是依据本发明另一个实施例，以电压维持电路作为线性度提升电路的示意图。

图4a是依据本发明的一个实施例，说明具有偏压控制电路与nmos差分对的运算放大器电路。

图4b是图4a所示的差分输入级电路的互导的示意图。

图5是依据本发明的一个实施例，具有偏压控制电路与pmos差分对的运算放大器电路的示意图。

图6是依据本发明的实施例，具有偏压控制电路的轨对轨运算放大器电路的示意图。

图7是搭配图6所示的轨对轨架构，说明负载级电路与输出级电路的实现方式的示意图。

图8a是依据本发明的实施例的，具有电压维持电路与nmos差分对的运算放大器电路的示意图。

图8b是如图8a所示负载电流相对于差分输入级电路的输入电压差的示意图。

图9是依据本发明的实施例，具有电压维持电路与pmos差分对的运算放大器电路的示意图。

图10是依据本发明的实施例，采用轨对轨架构并具有电压维持电路的运算放大器电路的示意图。

图11是搭配图10所示的轨对轨架构的负载级电路、输出级电路的实现方式的示意图。

图12是依据本发明的另一个实施例，具有电压维持电路与nmos差分对的运算放大器电路的示意图。

图13是依据本发明的另一个实施例，具有电压维持电路与pmos差分对的运算放大器电路的示意图。

图14是依据本发明的另一个实施例，采用轨对轨架构并具有电压维持电路的运算放大器电路的示意图。

图15是将图14所举例的负载级电路与输出级电路的实现方式，搭配轨对轨架构的示意图。

图16是依据本发明实施例，包含多个差分对的运算放大器电路的示意图。

图17a是依据本发明的实施例的具有电压内插功能的差分输入级电路的示意图。

图17b是图17a所示信号的电压的示意图。

图18a是根据发明实施例，具有电压内插功能的差分输入级电路的示意图。

图18b是图18a所示信号的电压的示意图。

图19a是本发明另一个实施例所示的具有电压内插功能的差分输入级电路的示意图。

图19b是图19a所示信号的电压的示意图。

具体实施例

请参见图3a，其是依据本发明构想的实施例的具有线性度提升电路的运算放大器电路的示意图。运算放大器电路20包含差分输入级电路211、负载级电路212与输出级电路231。除了用于接收第一输入信号vin1与第二输入信号vin2的输入电路211a与电流源211c外，依据本公开实施例的差分输入级电路211还包含耦接于输入电路211a的线性度提升电路211b。

依据本公开的实施例，输入电路211a与线性度提升电路211b的其中一个经由第一负载端n1d1与第二负载端n1d2耦接于负载级电路212，且输入电路211a与线性度提升电路211b中的另一个耦接于电流源211c。

线性度提升电路211b可以不同方式实现。例如，偏压控制电路、电压维持电路等。以下将进一步说明偏压控制电路与电压维持电路的实现方式。

显示装置可能使用运算放大器电路20。例如，输出负载级电路212的输出端可耦接于输出级电路231。输出级电路31可包含功率mosfet以提供充分的驱动能力。在一个实施例中，输出级电路231用于提供驱动显示面板用的单端电压信号(第二级输出vo2)。另外，输出端vo1与vo2不限制为单端输出，视其应用领域也可为双端输出。

请参见图3b，其随后依据本发明的实施例，以偏压控制电路作为线性度提升电路的示意图。当线性度提升电路211b为偏压控制电路251b时，输入电路251a耦接于第一负载端n1d1与第二负载端n1d2，且偏压控制电路251b耦接于电流源251c。图4a、4b、5、6、7为与包含偏压控制电路的差分输入级相关的实施例。

请参见图3c，其是依据本发明另一个实施例，以电压维持电路作为线性度提升电路的示意图。当线性度提升电路211b为电压维持电路281b时，电压维持电路281b耦接于第一负载端nld1与第二负载端nld2，且输入电路281a耦接于电流源281c。此外，电压维持电路281b与输入电路281a均接收第一输入信号vin1与第二输入信号vin2。

如图3c所示，电压维持电路281b还包含第一分支电路282与第二分支电路283。第一分支电路282接收第一输入信号vin1并产生第一负载电流i1；第二分支电路283接收第二输入信号vin2并产生第二负载电流i2。图8a、8b、9、10、11为包含第一种类型的电压维持电路的差分输入级，且图12、13、14、15为包含第二种类型的电压维持电路的差分输入级。

在以下的实施例中，是以pmos晶体管与nmos晶体管为例。实际应用时可将nmos晶体管代换为npn-型bjt，以及将pmos晶体管代换为pnp-型bjt。在其他的实施例中，也可采用其他类型的晶体管，例如结型场效应晶体管(jfet)。或者，可在差分对同时使用不同类型的晶体管。

请参见图4a，其是依据本发明的一个实施例，说明具有偏压控制电路与nmos差分对的运算放大器电路。运算放大器电路30包含差分输入级电路301与负载级电路302。差分输入级电路101包含电流源in、输入电路301a与偏压控制电路301b。输入电路301a进一步包含输入晶体管min1、min2，且偏压控制电路301b进一步包含晶体管mb1、mb2。

输入晶体管min1的控制端接收第一输入信号vin1。输入晶体管min2的控制端接收第二输入信号vin2。第一输入信号vin1与第二输入信号vin2共同形成一对差分信号。晶体管mb1的第一端耦接于输入晶体管min1的第二端；晶体管mb1的第二端耦接于电流源in；且晶体管mb1的控制端耦接于晶体管min2的控制端。晶体管mb2的第一端耦接于晶体管min2的第二端；晶体管mb2的第二端耦接于电流源in；且晶体管mb2的控制端耦接于输入晶体管min1的控制端。负载级电路302耦接于输入晶体管min1的第一端与输入晶体管min2的第一端，用于在运算放大器电路11b的输出端产生输出信号vo1。

在图4a中，晶体管min1、min2、mb1、mb2为nmos晶体管。nmos晶体管的第一端、第二端与控制端可分别对应于nmos晶体管的漏极端、源极端与栅极端。

在一个实施例中，输入晶体管min1、min2的尺寸(栅极宽度w与栅极长度l)实质相等(以下式子以表示)。晶体管mb1、mb2的尺寸实质相等(以下式子以表示)。

如图4a所示，晶体管mb1的偏压为可变电压。同理，晶体管mb2的偏压也是可变电压。图4所示的差分对使用可变动的偏压控制机制。在这个电路中，输入晶体管min1、min2操作于饱和区。作为主动式电阻使用的晶体管mb1、mb2操作于三极区。晶体管mb1、mb2分别为输入晶体管min1、min2的衰减(degeneration)装置。晶体管mb1、mb2在输入晶体管min1、min2的第二端(源极端)产生负反馈，有效地延伸运算放大器电路301的线性范围。

在图4a中，当输入电压差△vin(△vin＝vin1-vin2)很小的时候，晶体管mb1、mb2操作于三极区。以晶体管mb1为例，其漏极端与源极端之间的电阻值被第二输入信号vin2控制。同样的，晶体管mb2漏极端与源极端之间的电阻值被第一输入信号vin1控制。针对第一输入信号vin1的电压增加，且第二输入信号vin2的电压减少的情况，负载电流i1将增加，且负载电流i2将减少。因为晶体管mb1的漏极端与源极端之间的电阻增加(受到vin2减少的影响)，增加的负载电流i1将使晶体管mb1的漏极端与源极端间的跨压增加。因为此种负反馈的缘故，输入晶体管min1的栅极-源极电压差的增加幅度(电压增加的总量)会比第一输入信号vin1的增加幅度小。因此，负载电流i1的增幅减少。另一方面，输入晶体管mb2的漏极端与源极端之间的电阻值减少(受到vin1增加的影响)，减少的负载电流i2会使晶体管mb2的漏极端与源极端间的跨压减少。晶体管min2的栅极-源极电压差的减少幅度将小于第二输入信号vin2的减少幅度。因此，负载电流i2不会快速的减少。如上所述，当第一输入信号vin1的电压增加且第二输入信号vin2的电压减少时，负载电流i1、i2的变化幅度可维持在很小的范围，使得差分对的线性度范围获得改善。以下将详细说明图4a所示电路的电流与电压的关系。

依据流经晶体管min1的电流计算负载电流i1：

依据流经晶体管mb1的电流计算负载电流i1：

i1＝k3(vin2-vs-vt3)(vs1-vs)

依据流经晶体管min2的电流计算负载电流i2：

依据流经晶体管mb2的电流计算负载电流i2：

i2＝k4(vin1-vs-vt4)(vs2-vs)

其中，i1+i2＝i；vs为晶体管mb1、mb2的源极电压；vs1与vs2分别为晶体管min1、min2的源极电压。

当输入电压差△vin很小的时候，晶体管mb1、mb2操作于三极区，且晶体管min1、min2、mb1、mb2的源极电压相当近似。此外，晶体管min1、min2、mb1、mb2的临界电压也相当接近。此外，在上式中，可使用vt1＝vt2＝vt3＝vt4＝vt进行代换。经过公式推导与简化后，负载电流i1、i2可表示为：

根据式10a与式10b，当时，负载电流i1、i2间的关系可趋近于如下所示的线性关系：

即，当式11的条件满足时，负载电流i1与输入电压差△vin间呈现线性关系。在图4a中，输入级电路301的互导为：

比较式13与式4可以看出，图4a所示的差分对(四个晶体管的架构，4t)的互导gm为图2a所示的(两个晶体管的架构，2t)差分对的互导gm的倍(互导gm减少)。然而，比较式11与式2可以看出，4t差分对的线性范围为2t差分对的线性范围的倍。换言之，图4a提出的差分输入级电路可延伸输入电压差△vin的线性范围。此外，如果需要设计想要的线性范围，可对四个晶体管mb1、mb2、min1、min2的尺寸进行适当调整(根据公式调整与)。

请参见图4b，其是图4a所示的差分输入级电路的互导的示意图。横轴为输入电压差△vin。当输入电压差△vin超过+δv2(或低于-△v2)时，互导gm趋近于0，因此差分对无法在此种输入电压下正常运作。比较图4b与图2b图，在图4b中，输入电压范围所产生的稳定的互导gm较大，△v2＞△v1，因此差分对的线性范围大幅提升。

在前述实施例中，假设差分输入级电路301使用nmos晶体管。在另一个实施例中，差分输入级电路351可改用pmos晶体管。图5所示为，依据本发明的一个实施例，具有偏压控制电路与pmos差分对的运算放大器电路的示意图。运算放大器电路包含差分输入级电路351与负载级电路352。电流源ip耦接于供应电压vdd。此图的连接方式与操作方式图4a的内容相似，故此处不再重述。在此实施例中，晶体管min1、min2、mb1、mb2为pmos晶体管。pmos晶体管的第一端、第二端与控制端可分别对应于pmos晶体管的漏极端、源极端与栅极端。

请参见图6，其是依据本发明的实施例，具有偏压控制电路的轨对轨运算放大器电路的示意图。除了与图4a的连接关系类似的晶体管min1a、min2a、mb1a、mb2a(差分输入级的第一部分401a)与负载级电路402外，图6的差分输入级电路401b也包含第一互补电流源ip与互补晶体管min1b、min2b、mb1b、mb2b(差分输入级的第二部分401b)。互补晶体管min1b具有第一端、第二端，以及用于接收第一输入信号vin1的控制端。互补晶体管min2b具有第一端、第二端，以及用于接收第二输入信号vin2的控制端。互补晶体管mb1b的第一端耦接于互补晶体管min1b的第二端；互补晶体管mb1b的第二端耦接于第一互补电流源ip；且互补晶体管mb1b的控制端耦接于互补晶体管min2b的控制端。互补晶体管mb2b的第一端耦接于互补晶体管min2b的第二端；互补晶体管mb2b的第二端耦接于第一互补电流源ip；且互补晶体管mb2b的控制端耦接于互补晶体管min1b的控制端。负载级电路402耦接于互补晶体管min1b的第一端以及互补晶体管min2b的第一端。

电晶体管min1a的栅极端与互补晶体管min1b的栅极端彼此耦接。晶体管min2a的栅极端与互补晶体管min2b的栅极端也彼此耦接。互补晶体管min1b、min2b、mb1b、mb2b之间的连接关系与图5类似。轨对轨运算放大器电路4可针对输入信号与输出信号提供较大的变动范围。

在一个实施例中，互补晶体管mp1、mp2的尺寸实质相等。互补晶体管mp3与mp4的尺寸实质相等。

请参见图7，其是搭配图6所示的轨对轨架构，说明负载级电路与输出级电路的实现方式的示意图。此例的负载级电路102包含nmos晶体管mln1、mln2与pmos晶体管mlp1、mlp2。此例的输出级电路103包含nmos晶体管mon与pmos晶体管mop。图7的实施方式仅作为举例使用。针对不同的应用，可根据设计的限制(例如，电压增益与频宽要求)而修改电路架构。

依据本公开的另一个实施例，提供电压维持电路以追踪差分输入对的输入共模电压vcm，使得差分对操作在三极区与饱和区的边界。差分输入对的输入共模电压vcm相当于第一输入信号vin1与第二输入信号vin2的平均值。

请参见图8a，其是依据本发明的实施例的，具有电压维持电路与nmos差分对的运算放大器电路的示意图。第一输入晶体管min1的控制端接收第一输入信号vin1。第二输入晶体管min2的控制端接收第二输入信号vin2。第一输入信号vin1与第二输入信号vin2共同形成差分输入信号对vin1、vin2。

第一分支电路包含晶体管mt11(第一追踪晶体管)与晶体管mt12(第二追踪晶体管)，且第二分支电路包含晶体管mt21(第三追踪晶体管)与晶体管mt22(第四追踪晶体管)。

电晶体管mt11、mt12、mt21、mt22的第一端耦接于负载级电路。晶体管mt11、mt21的控制端耦接于第一输入晶体管min1的控制端。晶体管mt12、mt22的控制端耦接于第二输入晶体管min2的控制端。晶体管mt11、mt12的第二端耦接于第一输入晶体管min1的第一端。晶体管mt21、晶体管mt22的第二端耦接于第二输入晶体管min2的第一端。

负载级电路502耦接于输入晶体管mt11、mt12、mt21、mt22的第一端，用于在运算放大器电路50的输出端产生输出信号vo1。

在图8a的例子中，晶体管min1、min2、mb1与mb2为nmos晶体管。nmos晶体管的第一端、第二端，以及控制端可分别对应于nmos晶体管的漏极端、源极端与栅极端。

在一个实施例中，输入晶体管min1、min2的尺寸(栅极宽度w与栅极长度l)实质相等(在下式中，以表示)。晶体管mt11、mt12的尺寸实质相等(在下式中，以表示)。晶体管mt21、mt22的尺寸实质相等(在下式中，以表示)。

图8a中，当输入电压差△vin(△vin＝vin1-vin2)小的时候，因为差分对特性的缘故，晶体管mt11、mt12第二端的电压基本上会维持不变。即，第一输入晶体管min1的第一端与第二输入晶体管min2的第一端之间存在虚拟接地现象。因为虚拟接地现象的缘故，第一输入晶体管min1与第二输入晶体管min2的第一端电压，即，vd1与vd2可维持不变。此处可以利用从输入共模电压vcm扣除第一输入晶体管mt11的栅极-源极电压差vgs，得出第一输入晶体管min1的第一端的电压vd1。同理，可以利用从输入共模电压vcm扣除第二输入晶体管mt22的栅极-源极电压vgs，得出第二输入晶体管min2的第一端的电压vd2。

由于第一输入晶体管min1的第一端与第二输入晶体管min2的第一端的电压维持不变的缘故，可控制第一输入晶体管min1与第二输入晶体管min2操作在三极区与饱和区的边界。因为第一输入晶体管min1与第二输入晶体管min2均操作在三极区与饱和区的缘故，差分输入对的线性度较佳。因此，此种电压维持电路的设计可改善差分对的线性度。

假设在图8a中，所有的晶体管的临界电压彼此相等，则，图8所示电路的电流与电压如下所示。

首先，第一输入晶体管min1操作于三极区，且负载电流i1可根据流经第一输入晶体管min1的电流计算如下，其中

根据流经晶体管min1的电流计算负载电流i1：

i1＝k1(vin1-vs-vt)(vd1-vs)

对第一分支电路而言，第一分支电流ib1相当于将负载电流的第一部分id11(流经晶体管mt11的电流)，以及负载电流的第二部分id12(流经晶体管mt12的电流)加总的结果，即，ib1＝id11+id12。晶体管mt11、mt12操作于饱和区，且流经晶体管mt11、mt12的电流，以及第一分支电流ib1可表示如下。在下列式子中，且

根据流经晶体管mt11的电流计算负载电流的第一部份id11：

根据流经晶体管mt12的电流计算负载电流的第二部份id12：

根据流经第一分支电路的电流计算负载电流ib1：

同样地，第二输入晶体管min2操作于三极区，且第二输入晶体管min2的漏极电流可表示如下，其中

根据流经晶体管min2的电流计算负载电流i2：

i2＝k2(vin2-vs-vt)(vd2-vs)

对第二分支电路而言，第二分支电流ib2相当于将负载电流的第一部分id21(流经晶体管mt21的电流)，以及负载电流的第二部分id22(流经晶体管mt22的电流)的加总，即，ib2＝id21+id22。以下所示为，流经晶体管mt11、mt12的电流，以及第一分支电流ib1。在下列式子中，且

根据流经晶体管mt21的电流计算负载电流的第一部分id21：

根据流经晶体管mt22的电流计算负载电流的第二部分id22：

根据流经第二分支电路的电流计算负载电流ib2：

在一个实施例中，晶体管min1a、min2a的尺寸实质相等；晶体管mt11a、mt12a、mt21a、mt22a的尺寸实质相等。

在式14a、式14b中，k小于1，并可以k1、k2、k3、k4、k5表示，如式15所示。

根据式14a与式14b，当满足时，漏极电流i1、i2之间趋近于以下所示的线性关系：

也就是说，当式16的条件满足时，漏极电流与输入电压差△vin之间的关系为线性。在图8a中，差分输入对的互导(gm)为：

比较式17与式4可以看出，图8a所示的差分对(六个晶体管架构，6t)的互导gm为图2a所示的差分对(两个晶体管的架构，2t)的互导gm的k/2倍(图8a的互导gm被减少至小于图2a的互导gm的一半)。如式15所定义，k始终小于“1”。基于图8a所示的架构，并假设差分输入对的线性维持不变的情况下，输入电压差△vin的范围可增加2/k倍。由于k小于1的缘故，乘数2/k必定大于2，代表输入电压差△vin的范围可增加至少两倍。此外，还可以通过调整晶体管min1、min2、mtl1、mt12、mt21、mt22的长宽比(aspectratio)而设计想要的线性范围。

请参见图8b，其是如图8a所示负载电流相对于差分输入级电路的输入电压差的示意图。横轴为输入电压差△vin。由曲线ci1’、ci2’可以看出，当输入电压差△vin超过+δv2(或低于-△v2)时，负载电流i1、i2为恒定，因此差分对无法在此种输入电压的条件下正常运作。比较图8b与图2c可以看出，在图8b中，与固定斜率相对应的输入电压的范围变大。因为△v2＞△v1的缘故，可提升差分对的线性范围。

在前述实施例中，差分输入级电路501使用nmos晶体管。或者，可如图9所示，使用pmos晶体管作为差分输入级电路。

请参见图9，其是依据本发明的实施例，具有电压维持电路与pmos差分对的运算放大器电路的示意图。运算放大器电路55包含差分输入级电路551与负载级电路552。此处的连接布局与操作均与图8a相似，故此处不再重述。在此实施例中，晶体管min1、min2、mt11、mt12、mt21、mt22为pmos晶体管。pmos晶体管的第一端、第二端、控制端可分别对应于pmos晶体管的漏极端、源极端与栅极端。

在一个实施例中，输入晶体管min1a、min2a的尺寸实质相等；晶体管mt11a、mt12a、mt21a、mt22a的尺寸实质相等。

请参见图10，其是依据本发明的实施例，采用轨对轨架构并具有电压维持电路的运算放大器电路的示意图。轨对轨运算放大器电路60可对输入信号与输出信号提供较大的动态范围。如图10所示，差分输入级包含两个互补的部分，即，第一部分与第二部分。在图10中，分别假设第一部分为差分输入级电路的下方、假设第二部分为差分输入级电路的上方。

在图10中，差分输入级的第一部分601a与图8a所示的电路类似，其包含第一输入电路、第一电压维持电路与电流源in。第一输入电路包含输入晶体管min1a、min2a，第一电压维持电路包含晶体管mt11a、mt12a、mt21a、mt22a。

在图10中，差分输入级的第二部分601b与图9所示的电路类似，其包含第二输入电路、第二电压维持电路，以及第二电流源ip。第二输入电路包含输入晶体管min1b、min2b，且第二电压维持电路包含晶体管mtl1b、mt12b、mt21b、mt22b。

请参见图11，其是搭配图10所示的轨对轨架构的负载级电路、输出级电路的实现方式的示意图。此处的负载级电路602包含nmos晶体管mln1、mln2与pmos晶体管mlp1、mlp2。在此例中，输出级电路103包含nmos晶体管mon与pmos晶体管mop。图11仅为实现方式的举例。针对不同的应用，可根据设计的限制(例如，电压增益与频宽要求)而修改电路架构。

为减少电压维持电路所需使用的晶体管的数量，可再修改图8a所示的电路并进一步得出图12。图12为依据本发明的另一个实施例，具有电压维持电路与nmos差分对的运算放大器电路的示意图。运算放大器电路包含差分输入级电路701与负载级电路702。

第一分支电路包含晶体管mt1(相当于第一追踪晶体管)，第二分支电路包含晶体管mt2(相当于第二追踪晶体管)。晶体管mt1、mt2的第一端耦接于负载级电路702。晶体管mt1的控制端耦接于第一输入晶体管min1的控制端。晶体管mt2的控制端耦接于第二输入晶体管min2的控制端。晶体管mt1的第二端耦接于第一输入晶体管min1的第一端。晶体管mt2的第二端耦接于第二输入晶体管min2的第一端。

在图12中，可以利用从第一输入信号vin1扣除第一输入晶体管mt1的栅极-源极电压差vgs，得出第一输入晶体管min1的第一端的电压vd1；以及，利用从第二输入信号vin2扣除第二输入晶体管mt2的栅极-源极电压差vgs，得出第二输入晶体管min2的第一端的电压vd2。

当输入电压改变时，第一输入信号vin1与第一输入晶体管min1的漏极端之间的差值相当于晶体管mt1的栅极-源极电压差vgs，这也代表第一输入晶体管min1操作在三极区与饱和区的边界。同理，第二输入信号vin2与第二输入晶体管min2的漏极端之间的差值相当于晶体管mt2的栅极-源极电压差vgs，且第二输入晶体管min2同样操作在三极区与饱和区的边界。由于第一输入晶体管min1与第二输入晶体管min2均操作在三极区与饱和区的缘故，图12的线性度比图2a的线性度更好。

请参见图13，其是依据本发明的另一个实施例，具有电压维持电路与pmos差分对的运算放大器电路的示意图。此图所示的连接关系与操作方式均与图12类似，故此处不再重述。在此实施例中，运算放大器电路75包含差分输入级电路751与负载级电路752。晶体管min1、min2、mt11、mtl、mt2为pmos晶体管。pmos晶体管的第一端、第二端，以及控制端可分别对应于pmos晶体管的漏极端、源极端，以及栅极端。

请参见图14，其是依据本发明的另一个实施例，采用轨对轨架构并具有电压维持电路的运算放大器电路的示意图。轨对轨运算放大器电路80可对输入信号与输出信号提供较广的动态范围。如图14所示，差分输入级包含两个互补的部分，即，差分输入级的第一部分801a与差分输入级的第二部分801b。在图14中，分别假设差分输入级的第一部分801a为差分输入级电路的下方、假设差分输入级的第二部分801b为差分输入级电路的上方。

在图14中，差分输入级电路的第一部分与图12的电路类似，其包含第一输入电路、第一电压维持电路，以及电流源in。第一输入电路包含输入晶体管min1a、min2a，第一电压维持电路包含晶体管mtla、mt2a。

在图14中，差分输入级的第二部分与图13所示的电路类似，其包含第二输入电路、第二电压维持电路与第二电流源ip。第二输入电路包含输入晶体管min1b、min2b，且第二电压维持电路包含晶体管mt1b、mt2b。

请参见图15，其是将图14所举例的负载级电路与输出级电路的实现方式，搭配轨对轨架构的示意图。在此例中，负载级电路802包含nmos晶体管mln1、mln2以及pmos晶体管mlp1、mlp2。在此例中，输出级电路103包含nmos晶体管mon与pmos晶体管mop。图15仅为实现方式的举例说明。依据不同的应用，电路架构可根据不同的设计限制(例如，电压增益与频宽要求)而修改。

在lcd驱动应用中，运算放大器电路可包含多个差分对，藉以达到对电压内插的功能。此种电路设计可减少芯片面积与生产成本。在某些应用中，可使用更多个差分对。为简化说明，以下的附图并未图示负载级电路。

请参见图16，其是依据本发明实施例，包含多个差分对的运算放大器电路的示意图。在此例中，差分输入级电路90包含四组差分对931-934。需留意的是，差分对的数量并不以此为限，此例所采的四组差分对仅作为举例而非用于限制。第一差分对931接收从负载级电路102反馈的输入信号vg1与输出信号vont。同理，第二差分对932接收另一组输入信号vg2与输出信号vont。此处的输出信号vout相当于输入信号vg1-v的内插结果。利用在差分对931-934中使用前述的4t及/或6t架构使线性范围得以延伸的作法，可有效减少运算放大器电路9的输出误差。

由前述的实施例可以得知，运算放大器电路可有效地延伸输入电压差△vin的线性范围。透过对晶体管尺寸进行适当地调整，可依据期望值设计延伸线性范围。此外，运算放大器电路可包含多组4t差分对以及/或6t差分对以提供电压内插功能。

为进一步说明在差分输入级电路内，以并列平行方式设置差分对的概念，图17a、18a、19a以两个差分对为例。

图17a所示的差分输入级电路采用偏压控制电路。图18a、19a则分别对应于采用第一种类型、第二种类型的电压维持电路的差分输入级电路。

请参见图17a，其是依据本发明的实施例的具有电压内插功能的差分输入级电路的示意图。差分输入级电路901a包含第一差分对931a与第二差分对932a。依据迭加原理(superpositionprinciple)，差分输入级电路901a对输入信号vg1、vg2进行内插并产生输出信号vont。在此例中，将差分运算放大器的输出信号vont反馈至差分输入级电路901a。

第一差分对931a的互导为gm1，且第二差分对932a的互导为gm2。依据迭加原理，输出信号vout可表示为：

在理想的情况下，gm1＝gm2，故vout＝0.5×vg1+0.5×vg2。然而，依据图2a、2b，2t差分对的线性范围相对较小。因此，当输入信号vg1与vg2间的电压差较大时，gm1压差较。连带地，实际的输出信号vout偏离理想值。图17b所示为图17a的信号的电压电平。理想的输出信号与实际的输出信号间，存在误差△理想。

请参见图18a，其是根据发明实施例，具有电压内插功能的差分输入级电路的示意图。差分输入级电路901b包含两个子集合，第一个子集合包含电流源is1与晶体管min11、min12、mb11、mb12，而第二个子集合包含电流源is2与晶体管min21、min22、mb21、mb22。在第一个子集合以及第二个子集合内的元件与连接关系与图4a相同。

在图18a中，晶体管min21的控制端接收输入信号vg2，且晶体管min22的控制端接收输出信号vout。在图18a中，假设输入晶体管min12、min22的控制端彼此耦接，藉以提供电压内插的功能。据此，输出信号vout相当于输入信号vg1与vg2内插的结果。内插公式已于图17a说明。

在一个实施例中，晶体管min21、min22、mb21、mb22为nmos晶体管，其类型与晶体管min11、min12、mb11、mb12相同。在一个实施例中，晶体管min21与min22的尺寸实质相等；晶体管mb21与mb22的尺寸实质相等。

在图18a中，因为使用6t差分对的原因，让输入电压差△vin的线性范围得以延伸。附加的，第一差分对931b的互导gm1与第二差分对932b的互导gm2之间的差值变小。实际的输出信号vout(real)会更近似理想的输出信号vout(ideal)。

请参见图18b，其是图18a所示信号的电压的示意图。在理想的输出信号与实际的输出信号间存在误差△意图。与图17b相比，△△b。在理想。延伸差分对的线性范围可用于提升电压内插结果的准确度。

请参见图19a，其是本发明另一个实施例所示的具有电压内插功能的差分输入级电路的示意图。差分输入级电路901c包含两个子集合，第一个子集合包含电流源is1与晶体管min11、min12、mt11a、mt11b、mt12a、mt12b；且第二个子集合包含电流源is2与晶体管min21、min22、mt21a、mt21b、mt22a、mt22b。第一个子集合与第二子集合所包含的元件与内部连接方式均与图8a相同。

在图19a中，晶体管min21与mt21a的控制端接收输入信号vg2，且晶体管min22、mt22b的控制端接收输出信号vout。在图19a中，假设输入晶体管min12、min22的控制端彼此耦接，藉以达到使电压内插的功能。据此，输出信号vout相当于对输入信号vg1、vg2内插的结果。内插的公式已于图17a的例子提及。

在一个实施例中，晶体管min21、min22、mt21a、mt21b、mt22a、mt22b为nmos晶体管，其类型与晶体管min11、min12、mt11a、mt11b、mt12a、mt12b相同。在一个实施例中，晶体管min21、min22的尺寸实质相等；晶体管mt21a、mt21b、mt22a、mt22b的尺寸实质相等。

在图19a中，因为使用6t差分对的原因，让输入电压差δvin的线性范围得以延伸。附加的，第一差分对931c的互导gm1与第二差分对932c的互导gm2之间的差值变小。实际的输出信号vout(real)将更近似理想的输出信号vout(ideal)。

请参见图19b，其是图19a所示的信号的电压的示意图。理想的输出信号与实际的输出信号之间存在误差△意图。与图17b相比，△△b。理想的。延伸差分对的线性范围可用于提升电压内插结果的准确度。

针对液晶显示驱动的应用，通常在运算放大器电路的前端采用类比-数字转换器(digital-to-analogconverter，简称为dac)。本申请的运算放大器电路使用不同的架构，使输入电压差可容许较大的范围。因此，对前端的dac的解析度的要求可较为宽松。换言之，使用本申请的具有延伸线性范围的运算放大器电路可有效降低dac电路的硬件成本。

综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰。因此，本发明的保护范围当视所附权利要求所界定的为准。

【符号说明】

运算放大器电路10、20、55、75

第一级放大器11

差分输入级电路111、211、251、281、301、351、401a、401b、501、551、701、751、90、901a、901b、901c

负载级电路112、212、302、352、402、502、552、602、702、752、802、902

第二级放大器13

输出级电路131、231、603、81

曲线ci1、ci2、ci1′、ci2′

电流源211c、251c、281c

线性度提升电路211b

输入电路211a、251a、281a、301a

偏压控制电路251b、301b

电压维持电路281b

第一分支电路282

第二分支电路283

轨对轨运算放大器电路60、80

差分输入级的第一部分401a、601a、801a

差分输入级的第二部分401b、601b、801b

差分对931、932、933、934

第一差分对931b、931c

第二差分对932b、932c