本发明涉及射频前端领域，具体涉及一种共基共发（cascode）放大器。
背景技术：
射频放大器是无线通信应用中必不可少的器件，用于将收发机输出的已调制射频信号进行功率放大，或将天线接收到的射频信号进行低噪声放大，以满足无线通信的各种应用需求。
其中，cascode结构具有噪声系数低、增益高、线性度好，可以抑制晶体管寄生电容引起的米勒效应，减小输出阻抗对放大器性能的影响，并提供良好的反向隔离性能，减弱本地振荡信号的泄露，因而在放大器设计中得到广泛使用。
在传统的cascode放大器中，第一级和第二级晶体管需要单独供电，其供电引脚较多，致使芯片面积较大，制造成本增高，不利于芯片的小型化。
技术实现要素：
为了克服现有技术的不足，本发明提出了一种cascode射频放大器。
一种cascode射频放大器，包括至少一个由第一晶体管和第二晶体管组成的共基共发射晶体管对，其中，第一晶体管的基极通过输入匹配网络和第一隔直电容连接射频信号输入端，发射极作为射频放大器的接地端，集电极连接第二晶体管的发射极；第二晶体管的集电极通过扼流电感连接到供电电压端vcc，同时通过输出匹配网络和第二隔直电容连接到射频信号输出端；第一去耦电容的一端与供电电压端vcc连接，另一端接地；第一晶体管的基极还连接第一偏置电路，第一偏置电路与vcb和vbias相连，第二晶体管的基极还连接第二偏置电路，第二偏置电路包括二极管、分压电阻，并连接第二去耦电容，第二去耦电容的另一端接地。
所述的cascode射频放大器，通过控制电压vcb，使第二晶体管的基极电压b2恒小于集电极电压c2，第一晶体管的基极电压b1恒小于集电极电压c1，从而避免晶体管进入到饱和状态；当供电电压vcc与vcb电平相等时，使用扼流电感连接vcc与vcb，进一步减少封装引脚，并且第二晶体管的基极电压b2恒小于集电极电压c2，第一晶体管的基极电压b1恒小于集电极电压c1，从而避免晶体管进入到饱和状态。
本发明的有益效果：本发明通过改变cascode射频放大器中vcb供电端的连接方式，减少了相关封装引脚的数量，降低了生产成本，同时通过控制第二晶体管基极（或栅极）的电压偏置，避免第一晶体管和第二晶体管进入到饱和状态，提高放大器的效率。
附图说明
图1为传统的cascode射频放大器电路图；
图2为本发明cascode射频放大器的一种电路图；
图3为vcc与vcb电平相等，通过可选电感相连的cascode射频放大器电路图；
图1中第一隔直电容101、输入匹配网络102、第一晶体管103、第一偏置电路104、第二晶体管105、第二去耦电容106、分压电阻107、输出匹配网络108、第二隔直电容109、扼流电感110、第一去耦电容111；
图2中第一隔直电容101、输入匹配网络102、第一晶体管103、第一偏置电路104、第二晶体管105、第二去耦电容106、分压电阻107、输出匹配网络108、第二隔直电容109、扼流电感110、第一去耦电容111、二极管112；
图3中第一隔直电容101、输入匹配网络102、第一晶体管103、第一偏置电路104、第二晶体管105、第二去耦电容106、分压电阻107、输出匹配网络108、第二隔直电容109、扼流电感110、第一去耦电容111、二极管112、可选扼流电感113。
具体实施方式
以下结合附图和实施方式对本发明做进一步的阐述。
如图1所示，传统的cascode射频放大器电路包括输入模块、晶体管、输出模块、偏置电路模块、供电模块等。输入模块包括第一隔直电容101、输入匹配网络102，其中第一隔直电容101起隔绝直流信号、通过交流信号的作用，并与输入射频信号端相连，输入匹配网络102用于第一晶体管的输入阻抗匹配。晶体管包括第一晶体管103、第二晶体管105，第一晶体管103和第二晶体管105用于射频信号的放大，其中第一晶体管103的基极与输入匹配网络102和第一偏置电路104相连，发射极接地，集电极与第二晶体管105的发射极相连，第二晶体管105的基极与第二去耦电容106和分压电阻107相连，第二晶体管105的集电极与输出匹配网络108和扼流电感110相连。输出模块包括输出匹配网络108、第二隔直电容109，输出匹配网络108用于第二晶体管的输出阻抗匹配或功率匹配，第二隔直电容109起隔绝直流信号、通过交流信号的作用。偏置电路模块包括第一偏置电路104、第二去耦电容106、分压电阻107，第一偏置电路104起分压偏置的作用，为第一晶体管103提供合适的静态工作点，第二去耦电容106用于直流电源信号的杂波去除，分压电阻107起分压、限流的作用，其中第一偏置电路104与vcb和vbias供电端相连，分压电阻107与vb2供电端相连。供电模块包括扼流电感110和第一去耦电容111，扼流电感110起扼流、滤波的作用，第一去耦电容111用于去除直流电源信号的杂波。
如图2所示，本发明cascode射频放大器电路包括输入模块、晶体管、输出模块、偏置电路模块、供电模块等。输入模块包括第一隔直电容101、输入匹配网络102，其中第一隔直电容101起隔绝直流信号、通过交流信号的作用，并与输入射频信号端相连，输入匹配网络102用于第一晶体管的输入阻抗匹配。晶体管包括第一晶体管103、第二晶体管105，晶体管用于射频信号的放大，其中第一晶体管103的基极与输入匹配网络102和第一偏置电路104相连，发射极接地，集电极与第二晶体管105的发射极相连，第二晶体管105的基极与第二去耦电容106和分压电阻107相连，第二晶体管105的集电极与输出匹配网络108和扼流电感110相连。输出模块包括输出匹配网络108、第二隔直电容109，输出匹配网络108用于第二晶体管的输出阻抗匹配或功率匹配，第二隔直电容109起隔绝直流信号、通过交流信号的作用。偏置电路模块包括第一偏置电路104、第二去耦电容106、分压电阻107、二极管112，第一偏置电路104起分压偏置的作用，为第一晶体管103提供合适的静态工作点，第二去耦电容106用于直流电源信号的杂波去除，分压电阻107起分压、限流的作用，二极管112起整流、稳压、限幅的作用，其中第一偏置电路104与vcb和vbias供电端相连，二极管112与vcb供电端相连。供电模块包括扼流电感110和第一去耦电容111，扼流电感110起扼流、滤波的作用，第一去耦电容111用于去除直流电源信号的杂波。
其中，通过控制电压vcb，可使第二晶体管的基极电压b2恒小于集电极电压c2，第一晶体管的基极电压b1恒小于集电极电压c1，从而避免晶体管进入到饱和状态。
特别地，如图3所示，当vcc与vcb电平相等时，cascode射频放大器电路包括输入模块、晶体管、输出模块、偏置电路模块、供电模块等。输入模块包括第一隔直电容101、输入匹配网络102，其中第一隔直电容101起隔绝直流信号、通过交流信号的作用，并与输入射频信号端相连，输入匹配网络102用于第一晶体管的输入阻抗匹配。晶体管包括第一晶体管103、第二晶体管105，晶体管103和105用于射频信号的放大，其中第一晶体管103的基极与输入匹配网络102和第一偏置电路104相连，发射极接地，集电极与第二晶体管105的发射极相连，第二晶体管105的基极与第二去耦电容106和分压电阻107相连，第二晶体管105的集电极与输出匹配网络108和扼流电感110相连。输出模块包括输出匹配网络108、第二隔直电容109，输出匹配网络108用于第二晶体管的输出阻抗匹配或功率匹配，第二隔直电容109起隔绝直流信号、通过交流信号的作用。偏置电路模块包括第一偏置电路104、第二去耦电容106、分压电阻107、二极管112，第一偏置电路104起分压偏置的作用，为第一晶体管提供合适的静态工作点，第二去耦电容106用于直流电源信号的杂波去除，分压电阻107起分压、限流的作用，二极管112起整流、稳压、限幅的作用，其中第一偏置电路104与vcc和vbias供电端相连，二极管112通过可选扼流电感113与vcc供电端相连。供电模块包括扼流电感110、第一去耦电容111和可选扼流电感113，扼流电感110、113起扼流、滤波的作用，第一去耦电容111用于去除直流电源信号的杂波。
其中，第二晶体管的基极电压b2恒小于集电极电压c2，第一晶体管的基极电压b1恒小于集电极电压c1，从而避免晶体管进入到饱和状态。
可选扼流电感113所描述的扼流电感，提供了具体实施的一种方式，在其他的具体实施方式中，这个电感也可不被使用。
与传统的cascode放大器电路相比，新型供电方式的cascode放大器，不仅减少了供电端口，节省了芯片空间，降低了生产成本，而且通过第二偏置电路控制第二晶体管的基极电压，使之恒小于集电极电压，同时由于cascode的电路结构，使得第一晶体管的集电极电压恒大于第一晶体管的基极电压，避免晶体管进入到饱和状态，提高了放大器的效率。
本方案的描述限定晶体管为hbt（异质结双极性晶体管），显而易见地，对于本领域技术人员来说hemt/phemt/mosfet等晶体管类型也可以很方便使用实施本发明。
以上实施方式仅用于说明本发明，并不是用于对本发明应用范围的限制，本领域技术人员可以根据本发明的原理和应用实例对本发明做出各种变型和修改，这些变型和修改也在本发明的保护范围之内。