一种基于DDS芯片的高精度四通道信号源的制作方法

文档序号:15844136发布日期:2018-11-07 08:48阅读:1919来源:国知局
一种基于DDS芯片的高精度四通道信号源的制作方法

本发明属于数字信号处理技术领域,涉及一种基于dds芯片的高精度四通道信号源。

背景技术

dds是直接数字式频率合成器(directdigitalsynthesizer)的英文首字母缩写,该技术具有输出信号频率、相位、幅值可数字化控制调整、输出频率分辨率高、频率变化快等优点。该技术广泛应用于通信、雷达、超声波等领域。声光调制器类似于一个衍射光栅,需要一个射频源信号加载在声光调制器的超声换能器上,产生一定频率的超声波,超声频率由射频信号源决定。超声在声光晶体中传播时,就会调制晶体的折射率,当光以布拉格角入射,就会产生布拉格衍射,就可实现对高精度激光的驱动。现有dds信号源大都不同时具备高精度的频率分辨率、四通道同步输出、且通道间干扰小、具有线性扫频信号的功能、调制信号的功能等特点。



技术实现要素:

针对上述不足,本发明提供一种同时具备高精度的频率分辨率、四通道同步输出、且通道间干扰小、具有线性扫频信号功能、16级调制信号功能等优点的一种基于dds芯片的高精度四通道信号源。

本发明通过以下技术方案解决上述问题:

一种基于dds芯片的高精度四通道信号源,使用参考时钟为500mhz的dds芯片产生频率范围0~200mhz的输出信号,并实现四个通道间的同步,包括电源模块、参考时钟模块、信号发生模块、控制模块、信号变换模块、滤波器模块、sma接口,其中:

电源模块用于向板上的电路提供工作电压;

参考时钟模块同时连接板卡内部和外部两路输入时钟,并由跳线来选择使用其中哪一路,参考时钟模块将输入的时钟给信号发生模块产生模块做参考时钟;

信号发生模块包括4个独立的dds通路,在控制模块的控制下输出4路模拟信号;

控制模块通过控制总线与信号发生模块相连,负责对信号发生模块进行配置,并且通过pci总线和自定义总线完成与上位机和外界板卡的通信;

信号变换模块用于将信号发生模块产生的电流信号转化成电压信号输出;

滤波器模块用于对信号中200mhz以上的信号进行滤除;

sma接口作为信号输入输出的端口,一端接地,另一端接信号。

作为优选,所述信号发生模块由ad9959及其外部电路组成。

作为优选,所述滤波器模块采用的是200mhz无源滤波器,滤波器由电容和电感组成。

作为优选,所述电源模块由adp222-1833电压调节器及电容组成,外部输入为地和+5v,并为板上电路提供数字地、模拟地和双电压1.8v、3.3v。数字地和模拟地间用一个0欧姆电阻连接。

作为优选,所述控制模块为stm32f103单片机。

作为优选,所述信号变换模块由型为adtt1-1的射频变压器和电阻组成。

作为优选,所述参考时钟模块同时连接板卡内部和外部两路输入时钟,并由跳线来选择使用其中哪一路;板卡内部时钟由25mhz无源晶振和电容组成;板卡外部时钟通过sma接口和型为etc1-1-13的巴伦直接输入。

本发明所达到的有益效果:

本发明涉及一种基于dds芯片的高精度四通道信号源,使用参考时钟为500mhz的dds芯片产生频率范围0~200mhz的输出信号,同时具备高精度0.12hz的频率分辨率、四通道同步输出、且通道间干扰小、具有在控制模块的配置下可进行对于输出信号频率、相位、幅值的线性扫描的功能和16级调制功能等优点。

附图说明

图1是本发明的电路功能模块框图;

图2是本发明的dds芯片的原理框图;

图3是本发明的信号发生模块的电路原理图;

图4是本发明的电源模块的电路原理图;

图5是本发明的参考时钟模块的电路原理图;

图6是本发明的信号变换模块的电路原理图;

图7是本发明的滤波模块和sma接口的电路原理图;

图8是本发明的控制模块与信号发生模块的接口电路示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。

如图1所示,本发明一种基于dds芯片的高精度四通道信号源,包括电源模块、参考时钟模块、信号发生模块、控制模块、信号变换模块、滤波器模块和sma接口。信号发生模块包括型号为ad9959的dds芯片,用于产生四通道重构正弦信号,并与信号变换模块相连;信号变换模块为射频变压器,将电流信号转化为电压信号,并与滤波模块相连;滤波模块为200mhz低通滤波器,滤除信号中的高频分量,最后与sma接口相连,输出射频信号;电压模块包括型为adp222-1833的电压调节芯片,与信号发生模块相连,并为信号发生模块供电;参考时钟模块包括两种为信号发生模块提供参考时钟的电路,与信号发生模块相连;控制模块通过i/o接口与信号发生模块相连,用于控制信号发生模块。

控制模块上电复位后,首先初始化时钟及i/o端口,然后对信号发生模块进行初始化。初始化完毕后,等待上位机命令。接到上位机命令后,控制模块将根据预设公式对涉及的参数进行换算,而后对信号发生模块做出相应的操作。

如图2所示,本图为本发明的dds芯片的原理框图,本发明使用的dds芯片为ad9959,包括频率控制字、系统时钟、相位累加器、相位寄存器、正弦查询表和10位的数模转换器(dac)。

如图3所示,本图为本发明的信号发生模块的电路原理图,其中u1为型号为ad9959的dds芯片。ad9959芯片供电模式采用双电压模式,其dds内核电压为1.8v,而串行io的电压为3.3v。ad9959芯片的avdd管脚(5、7、11、15、19、21、26、31、33、37、39)为模拟器件供电,dvdd管脚(45、55)为数字器件供电,模拟供电与数字供电电压均为1.8v,电压调节芯片输出后经c53、c50、c52、c57、c46、c51、c44、c45、c49、c48、c56、c54旁路电容隔离后,分别接上管脚。dvdd_io管脚(49)为串口接口供电,接3.3v电压,c55为其旁路电容。agnd管脚(6、10、12、16、18、20、25、28、32、34、38)为模拟器件接地,dgnd(44、56)为数字器件接地。为使ad9959正常工作,27管脚需串联一个0欧姆电阻和一个680pf电容并接地,17管脚需串联一个1.91千欧姆的电阻并接地。29、30管脚为通道0电流信号输出;35、36管脚为通道1电流信号输出;8、9管脚为通道2电流信号输出;13、14管脚为通道3电流信号输出。

如图4所示,本图为本发明的电源模块的电路原理图,考虑到ad9959芯片为3.3v和1.8v双电压供电,且为整个信号源减小体积,电源采用型号为adp222-1833电压调节器芯片,该芯片可以将5v直流电压输入调节成3.3v和1.8v直流电压输出,从而为dds主芯片供电。电源模块电路中c101、c102、c103为带极性的电容,组成电源低通滤波器,从而得到稳定低噪声的直流电源。r103为一0欧姆电阻,主要为隔离开数字地和模拟地,从而降低数字电路部分和模拟电路部分之间互相的干扰。

如图5所示,本图为本发明的参考时钟模块的电路原理图,ad9959的参考时钟可以采用单端频率输入,也可以采用晶体振荡器,本发明中两种办法均可,通过手动调节跳线来选择到底使用哪种办法来为dds芯片提供参考时钟。ad9959的clk_mod_sel(cms)管脚为基准频率选择管脚,该管脚接高电平时,芯片以晶体振荡器输出频率为基准,当接低电平时,选择单端输入模式,故当以晶体振荡器输出频率为基准时,w11接左端、w12接右端、w13接左端;当选择单端输入模式时,w11接右端、w12接左端、w13接右端。晶体振荡器的方法:25mhz的晶体振荡器通过两个39pf的电容解耦到地后,分别接到w12的右端和w13的左端;单端输入模式:信号源由sma接口输入,经平衡-不平衡转换器(巴伦),并通过r10、r30、r31、c21、c22组成的高通滤波器分别接到w12的左端和w13的右端。

如图6所示,本图为本发明的信号变换模块的电路原理图,ad9959每个通道的输出均为两路互补的电流信号,需要将电流信号转换为电压信号单端输出。所以两路信号经两个电阻采样接入型号为adtt1-1的射频变压器后,输出为正弦阶梯信号。

如图7所示,本图为本发明的滤波模块和sma接口的电路原理图,经过信号转换模块的电压信号,通过由电容和电感组成的截止频率为200mhz的低通无源滤波器,接到sma接口输出。通过使用该滤波器,可以得到一个频谱干净的正弦波信号。

如图8所示,本图为本发明的控制模块与信号发生模块的接口电路示意图,ad9959芯片的驱动通过stm32芯片的通用io端口实现,stm32芯片与ad9959接口主要包括串口io、芯片基本控制io以及调制控制io。串口io主要包括sdio_0~sdio_3和sclk。sclk为串口同步信号,由stm32芯片提供,ad9959支持最高200mhz同步信号。sdio_0~sdio_3(50~53)为串口数据发送/接收端口,每一根io均可以串口同步信号的频率进行通信,因此整片ad9959的最高通信频率高达800mhz。通过设置ad9959的内部寄存器可以将io模块设置工作在1倍、2倍、4倍于同步频率的工作速度。芯片控制io主要包括片选、复位、掉电等控制功能。marst_reset为芯片复位,高电平有效,复位后,所有寄存器复位,回到初始值;pwr_dwn_ctl为外部掉电控制,即低功耗模式的硬件控制端口,该端口使能后,ad9959进入低功耗模式,芯片停止工作;io_updata是寄存器的刷新控制端口,除复位外的任何寄存器操作,在刷新前,其操作都是无效的,仅仅是将对应数据写入缓冲,并未真正写入寄存器,当io_updata上升沿时,所有写入缓冲但尚未写入寄存器的数据将被写入寄存器;cs为芯片选通管脚。p0~p3为调制控制接口,ad9959可以工作在2级、4级、8级、16级调制模式,其中2级调制需要1根控制线,4级需要2根,8级需要3根,而16级需要全部4根控制线,因此当ad9959工作在8级或16级调制模式下时,只要一个通道可以工作在调制模式。

以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1