本发明关于一种输出驱动系统(outputdrivingsystem)，特别是关于一种具电容补偿(capacitancecompensation)的输出驱动系统。
背景技术
对于现今的高速通信而言，抖动表现(jitterperformance)主要依赖具备较短的上升或下降时间(rising/fallingtime)的时钟信号(clocksignal)。然而，走线(wiring)和栅极(gate)的布局(layout)往往会产生较大的寄生电容(parasiticcapacitance)，其增长了前述的上升或下降时间，并限制了电路的传输速度。部分的现有文献使用包括二个电感器(inductor)的一t字形线圈(t-coil)来抵消寄生电容，然而这种设计的缺陷却在于其占据过大的晶片面积(chiparea)且仅可涵盖较窄的频率范围。因此，有必要提出一种全新的解决方案，以克服现有技术所面临的问题。
技术实现要素：
在较佳实施例中，本发明提供一种输出驱动系统，具有电容补偿，并包括：一输出驱动器，具有一第一输出节点和一第二输出节点，其中该第一输出节点用于输出一第一输出电位，而该第二输出节点用于输出一第二输出电位；一第一静电放电保护电路，耦接至该第一输出节点；一第二静电放电保护电路，耦接至该第二输出节点；一第一差动放大器，根据该第一输出电位和该第二输出电位来产生一第一放大电位；一第一电容器，具有一第一端和一第二端，其中该第一电容器的该第一端用于接收该第一放大电位，而该第一电容器的该第二端耦接至该第一输出节点；一第二差动放大器，根据该第一输出电位和该第二输出电位来产生一第二放大电位；以及一第二电容器，具有一第一端和一第二端，其中该第二电容器的该第一端用于接收该第二放大电位，而该第二电容器的该第二端耦接至该第二输出节点。
在一些实施例中，该第一电容器的电容值大致等于该第一输出节点处的总寄生电容值，而该第二电容器的电容值大致等于该第二输出节点处的总寄生电容值。
在一些实施例中，该第一差动放大器和该第二差动放大器的每一者的一增益倍数皆大致等于2。
在一些实施例中，该第一差动放大器和该第二差动放大器的每一者皆包括：一第一p型晶体管，具有一控制端、一第一端以及一第二端，其中该第一p型晶体管的该控制端耦接至一第一节点，该第一p型晶体管的该第一端耦接至一供应电位，而该第一p型晶体管的该第二端耦接至该第一节点；一第二p型晶体管，具有一控制端、一第一端以及一第二端，其中该第二p型晶体管的该控制端耦接至该第一节点，该第二p型晶体管的该第一端耦接至该供应电位，而该第二p型晶体管的该第二端耦接至一第一放大器输出节点；一第一n型晶体管，具有一控制端、一第一端以及一第二端，其中该第一n型晶体管的该控制端耦接至一第一放大器输入节点，该第一n型晶体管的该第一端耦接至一接地电位，而该第一n型晶体管的该第二端耦接至该第一节点；一第二n型晶体管，具有一控制端、一第一端以及一第二端，其中该第二n型晶体管的该控制端耦接至一第二放大器输入节点，该第二n型晶体管的该第一端耦接至该接地电位，而该第二n型晶体管的该第二端耦接至该第一放大器输出节点；一电感器，具有一第一端和一第二端，其中该电感器的该第一端耦接至该第一放大器输出节点，而该电感器的该第二端耦接至一第二节点；一第三p型晶体管，具有一控制端、一第一端以及一第二端，其中该第三p型晶体管的该控制端耦接至该第二节点，该第三p型晶体管的该第一端耦接至该供应电位，而该第三p型晶体管的该第二端耦接至该第二节点；以及一第三n型晶体管，具有一控制端、一第一端以及一第二端，其中该第三n型晶体管的该控制端耦接至该第二节点，该第三n型晶体管的该第一端耦接至该接地电位，而该第三n型晶体管的该第二端耦接至该第二节点。
在一些实施例中，该第一差动放大器的该第一放大器输入节点用于接收该第一输出电位，该第一差动放大器的该第二放大器输入节点用于接收该第二输出电位，该第一差动放大器的该第一放大器输出节点用于输出第一放大电位，该第二差动放大器的该第一放大器输入节点用于接收该第二输出电位，该第二差动放大器的该第二放大器输入节点用于接收该第一输出电位，该第二差动放大器的该第一放大器输出节点用于输出第二放大电位。
在一些实施例中，该第一p型晶体管和该第二p型晶体管的每一者的晶体管尺寸皆大致等于该第三p型晶体管的晶体管尺寸的2倍，而该第一n型晶体管和该第二n型晶体管的每一者的晶体管尺寸皆大致等于该第三n型晶体管的晶体管尺寸的2倍。
在一些实施例中，该输出驱动系统还包括：一第三差动放大器，根据该第一输出电位和该第二输出电位来产生一第三放大电位；一第三电容器，具有一第一端和一第二端，其中该第三电容器的该第一端用于接收该第三放大电位，而该第三电容器的该第二端耦接至该第一输出节点；一第四放大器，根据该第一输出电位和该第二输出电位来产生一第四放大电位；以及一第四差动电容器，具有一第一端和一第二端，其中该第四电容器的该第一端用于接收该第四放大电位，而该第四电容器的该第二端耦接至该第二输出节点。
在一些实施例中，该第一电容器和该第三电容器的每一者的电容值皆大致等于该第一输出节点处的总寄生电容值的一半，而该第二电容器和该第四电容器的每一者的电容值皆大致等于该第二输出节点处的总寄生电容值的一半。
在一些实施例中，该第一差动放大器、该第二差动放大器、该第三差动放大器以及该第四差动放大器的每一者的一增益倍数皆大致等于2。
在一些实施例中，该第三差动放大器和该第四差动放大器的每一者皆包括：一第四p型晶体管，具有一控制端、一第一端以及一第二端，其中该第四p型晶体管的该控制端耦接至一第三节点，该第四p型晶体管的该第一端耦接至一供应电位，而该第四p型晶体管的该第二端耦接至该第三节点；一第五p型晶体管，具有一控制端、一第一端以及一第二端，其中该第五p型晶体管的该控制端耦接至该第三节点，该第五p型晶体管的该第一端耦接至该供应电位，而该第五p型晶体管的该第二端耦接至一第四节点；一第六p型晶体管，具有一控制端、一第一端以及一第二端，其中该第六p型晶体管的该控制端用于接收一第一偏压电位，该第六p型晶体管的该第一端耦接至该第四节点，而该第六p型晶体管的该第二端耦接至一第二放大器输出节点；一第四n型晶体管，具有一控制端、一第一端以及一第二端，其中该第四n型晶体管的该控制端耦接至一第三放大器输入节点，该第四n型晶体管的该第一端耦接至一接地电位，而该第四n型晶体管的该第二端耦接至该第三节点；一第五n型晶体管，具有一控制端、一第一端以及一第二端，其中该第五n型晶体管的该控制端耦接至一第四放大器输入节点，该第五n型晶体管的该第一端耦接至该接地电位，而该第五n型晶体管的该第二端耦接至一第五节点；一第六n型晶体管，具有一控制端、一第一端以及一第二端，其中该第六n型晶体管的该控制端用于接收一第二偏压电位，该第六n型晶体管的该第一端耦接至该第五节点，而该第六n型晶体管的该第二端耦接至该第二放大器输出节点；一第七p型晶体管，具有一控制端、一第一端以及一第二端，其中该第七p型晶体管的该控制端耦接至该第二放大器输出节点，该第七p型晶体管的该第一端耦接至该供应电位，而该第七p型晶体管的该第二端耦接至该第二放大器输出节点；一第七n型晶体管，具有一控制端、一第一端以及一第二端，其中该第七n型晶体管的该控制端耦接至该第二放大器输出节点，该第七n型晶体管的该第一端耦接至该接地电位，而该第七n型晶体管的该第二端耦接至该第二放大器输出节点；以及一第五电容器，具有一第一端和一第二端，其中该第五电容器的该第一端耦接至该第二放大器输出节点，而该第五电容器的该第二端耦接至该接地电位。
在一些实施例中，该第一偏压电位和该第二偏压电位的总和大致等于该供应电位，而该第二偏压电位高于该第一偏压电位。
在一些实施例中，该第三差动放大器的该第三放大器输入节点用于接收该第一输出电位，该第三差动放大器的该第四放大器输入节点用于接收该第二输出电位，该第三差动放大器的该第二放大器输出节点用于输出第三放大电位，该第四差动放大器的该第三放大器输入节点用于接收该第二输出电位，该第四差动放大器的该第四放大器输入节点用于接收该第一输出电位，该第四差动放大器的该第二放大器输出节点用于输出第四放大电位。
在一些实施例中，该第四p型晶体管、该第五p型晶体管以及该第六p型晶体管的每一者的晶体管尺寸皆大致等于该第七p型晶体管的晶体管尺寸的2倍，而该第四n型晶体管、该第五n型晶体管以及该第六n型晶体管的每一者的晶体管尺寸皆大致等于该第七n型晶体管的晶体管尺寸的2倍。
在一些实施例中，该输出驱动器包括：一第八p型晶体管，具有一控制端、一第一端以及一第二端，其中该第八p型晶体管的该控制端耦接至一第一输入节点，该第八p型晶体管的该第一端耦接至一供应电位，而该第八p型晶体管的该第二端耦接至该第一输出节点，而其中该第一输入节点用于接收一第一输入电位；一第九p型晶体管，具有一控制端、一第一端以及一第二端，其中该第九p型晶体管的该控制端耦接至一第二输入节点，该第九p型晶体管的该第一端耦接至该供应电位，而该第九p型晶体管的该第二端耦接至该第二输出节点，而其中该第二输入节点用于接收一第二输入电位；一第八n型晶体管，具有一控制端、一第一端以及一第二端，其中该第八n型晶体管的该控制端耦接至该第一输入节点，该第八n型晶体管的该第一端耦接至一接地电位，而该第八n型晶体管的该第二端耦接至该第一输出节点；一第九n型晶体管，具有一控制端、一第一端以及一第二端，其中该第九n型晶体管的该控制端耦接至该第二输入节点，该第九n型晶体管的该第一端耦接至该接地电位，而该第九n型晶体管的该第二端耦接至该第二输出节点；一第一电阻器，具有一第一端和一第二端，其中该第一电阻器的该第一端耦接至该第一输出节点，而该第一电阻器的该第二端耦接至一第八节点；以及一第二电阻器，具有一第一端和一第二端，其中该第二电阻器的该第一端耦接至该第二输出节点，而该第二电阻器的该第二端耦接至该第八节点。
本发明不仅改善了电路的传输速度和操作速度，还提供了足够大的频宽。
附图说明
图1是显示根据本发明一实施例所述的负电容机制的示意图。
图2是显示根据本发明一实施例所述的输出驱动系统的示意图。
图3是显示根据本发明一实施例所述的第一差动放大器或第二差动放大器的示意图。
图4是显示根据本发明另一实施例所述的输出驱动系统的示意图。
图5是显示根据本发明另一实施例所述的第三差动放大器或第四差动放大器的示意图。
图6是显示根据本发明另一实施例所述的输出驱动器的示意图。
其中，附图中符号的简单说明如下：
120：负电容机制；130：放大器；200、400：输出驱动系统；210、610：输出驱动器；220：第一静电放电保护电路；230：第二静电放电保护电路；240：第一差动放大器；250：第二差动放大器；460：第三差动放大器；470：第四差动放大器；611：电流源；612：电流沉；c：寄生电容器(或是正电容器)；-c：负电容器；c1～c5：第一电容器～第五电容器；cp1：第一寄生电容器；cp2：第二寄生电容器；d1～d4：第一二极管～第四二极管；i1：第一电流；i2：第二电流；ia：电流；k、k1、k2、k3、k4：增益倍数；l1：电感器；mp1～mp9：第一p型晶体管～第九p型晶体管；mn1～mn9：第一n型晶体管～第九n型晶体管；n1～n8：第一节点～第八节点；nin1：第一输入节点；nin2：第二输入节点；nout1：第一输出节点；nout2：第二输出节点；nai1～nai4：第一放大器输入节点～第四放大器输入节点；nao1：第一放大器输出节点；nao2：第二放大器输出节点；r1：第一电阻器；r2：第二电阻器；ro1：第一输出电阻器；ro2：第二输出电阻器；va：第一电位；va1～va4：第一放大电位～第四放大电位；vb：第二电位；vb1：第一偏压电位；vb2：第二偏压电位；vdd：供应电位；vin1：第一输入电位；vin2：第二输入电位；vout1：第一输出电位；vout2：第二输出电位；vss：接地电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。
图1是显示根据本发明一实施例所述的负电容机制(negativecapacitancemechanism)120的示意图。图1的实施例描述可产生负电容器(negativecapacitor)-c的一电路解决方案。负电容机制120可由一正电容器c和一放大器(amplifier)130所形成。放大器130具有一增益倍数(gainfactor)k，其可将一第一电位va放大k倍，以产生一第二电位vb。正电容器c耦接于第一电位va和第二电位vb之间(亦即，耦接于放大器130的一输入端和一输出端之间)。一电流ia流经正电容器c。第一电位va处所量测的等效阻抗值(effectiveimpedance)可根据下列方程式(1)至(5)进行计算。
vb＝k·va………………………………………………(2)
ia＝(1-k)·va·s·c………………………………..……(3)
ce＝(1-k)·c………………………………………….(5)
其中“va”代表第一电位va的电位电平，“vb”代表第二电位vb的电位电平，“c”代表正电容器c的电容值，“k”代表放大器130的增益倍数k，“s”代表拉普拉斯转换(laplacetransform)的变数(variable)，“z”代表于第一电位va处所量测的等效阻抗值，而“ce”代表于第一电位va处所量测的等效电容值。
根据方程式(1)至(5)，若将增益倍数k设定为2，则能产生负电容器-c。以下实施例将介绍本发明利用负电容机制的设计方式，其可改善电路的传输速度和操作速度。必须注意的是，这些实施例仅为举例，非构成本发明的限制条件。
图2是显示根据本发明一实施例所述的输出驱动系统(outputdrivingsystem)200的示意图。在图2的实施例中，具有电容补偿(capacitancecompensation)的输出驱动系统200包括一输出驱动器(outputdriver)210、一第一静电放电(electrostaticdischarge，esd)保护电路220、一第二静电放电保护电路230、一第一差动放大器(differentialamplifier)240、一第二差动放大器250、一第一电容器(capacitor)c1以及一第二电容器c2。输出驱动器210具有一第一输出节点nout1和一第二输出节点nout2，其中第一输出节点nout1用于输出一第一输出电位vout1，而第二输出节点nout2用于输出一第二输出电位vout2。例如，第一输出电位vout1和第二输出电位vout2可被输出至一对传输线(transmissionline)，以传送至一接收器(receiver)。输出驱动器210于第一输出节点nout1处的总电阻值(resistance)模拟为一第一输出电阻器(outputresistor)ro1，其耦接于第一输出节点nout1和一接地电位vss(例如：0v)之间。输出驱动器210于第二输出节点nout2处的总电阻值模拟为一第二输出电阻器ro2，其耦接于第二输出节点nout2和接地电位vss之间。必须理解的是，第一输出电阻器ro1和第二输出电阻器ro2仅为等效电阻器(equivalentresistor)，它们可包括亦可不包括输出驱动器210的实体元件(physicalelement)。
第一静电放电保护电路220耦接至第一输出节点nout1，而第二静电放电保护电路230耦接至第二输出节点nout2。在一些实施例中，第一静电放电保护电路220包括一第一二极管(diode)d1和一第二二极管d2，而第二静电放电保护电路230包括一第三二极管d3和一第四二极管d4。第一二极管d1具有一阳极(anode)和一阴极(cathode)，其中第一二极管d1的阳极耦接至第一输出节点nout1，而第一二极管d1的阴极耦接至一供应电位(supplyvoltage)vdd。第二二极管d2具有一阳极和一阴极，其中第二二极管d2的阳极耦接至接地电位vss，而第二二极管d2的阴极耦接至第一输出节点nout1。第一二极管d1和第二二极管d2用于限制第一输出节点nout1处的第一输出电位vout1的摆动范围(swingrange)。第三二极管d3具有一阳极和一阴极，其中第三二极管d3的阳极耦接至第二输出节点nout2，而第三二极管d3的阴极耦接至供应电位vdd。第四二极管d4具有一阳极和一阴极，其中第四二极管d4的阳极耦接至接地电位vss，而第四二极管d4的阴极耦接至第二输出节点nout2。第三二极管d3和第四二极管d4用于限制第二输出节点nout2处的第二输出电位vout2的摆动范围。然而，本发明并不仅限于此。在另一些实施例中，第一静电放电保护电路220和第二静电放电保护电路230可用不同电路来实施，以限制第一输出电位vout1和第二输出电位vout2。
第一差动放大器240根据第一输出电位vout1和第二输出电位vout2来产生一第一放大电位va1。例如，第一差动放大器240可具有一增益倍数k1，其可将第一输出电位vout1减去第二输出电位vout2的差值放大增益倍数k1倍。第一电容器c1具有一第一端和一第二端，其中第一电容器c1的第一端用于接收第一放大电位va1，而第一电容器c1的第二端耦接至第一输出节点nout1。第二差动放大器250根据第一输出电位vout1和第二输出电位vout2来产生一第二放大电位va2。例如，第二差动放大器250可具有一增益倍数k2，其可将第二输出电位vout2减去第一输出电位vout1的差值放大增益倍数k2倍。第二电容器c2具有一第一端和一第二端，其中第二电容器c2的第一端用于接收第二放大电位va2，而第二电容器c2的第二端耦接至第二输出节点nout2。第一差动放大器240和第二差动放大器250的操作原理可根据下列方程式(6)、(7)作计算。
va1＝k1·(vout1-vout2)………………………………(6)
va2＝k2·(vout2-vout1)………………………………(7)
其中“va1”代表第一放大电位va1的电位电平，“va2”代表第二放大电位va2的电位电平，“vout1”代表第一输出电位vout1的电位电平，“vout2”代表第二输出电位vout2的电位电平，“k1”代表第一差动放大器240的增益倍数k1，而“k2”代表第二差动放大器250的增益倍数k2。
输出驱动器210和第一静电放电保护电路220皆对第一输出节点nout1处的总寄生电容(totalcapacitance)产生贡献。第一输出节点nout1处的总寄生电容可模拟为一第一寄生电容器cp1，其耦接于第一输出节点nout1和接地电位vss之间。在图2的实施例中，第一电容器c1的电容值可大致等于第一寄生电容器cp1的电容值，且第一差动放大器240的增益倍数k1可大致等于2，使得第一寄生电容器cp1可因前述的负电容机制而由第一电容器c1所抵消(cancelled)。相似地，输出驱动器210和第二静电放电保护电路230皆对第二输出节点nout2处的总寄生电容产生贡献。第二输出节点nout2处的总寄生电容可模拟为一第二寄生电容器cp2，其耦接于第二输出节点nout2和接地电位vss之间。在图2的实施例中，第二电容器c2的电容值可大致等于第二寄生电容器cp2的电容值，且第二差动放大器250的增益倍数k2可大致等于2，使得第二寄生电容器cp2可因前述的负电容机制而由第二电容器c2所抵消。必须注意的是，第一寄生电容器cp1和第二寄生电器cp2皆增加输出驱动器210的上升或下降时间(rising/fallingtime)，并降低输出驱动系统200的传输速度。由于所提的设计对针对第一寄生电容器cp1和第二寄生电容器cp2的非理想特性进行补偿，故输出驱动系统200的传输速度和操作速度均可大幅改善。另外，输出驱动系统200可还因前述负电容机制的宽频特性而能提供足够大的频宽(bandwidth)。根据模拟结果，输出驱动系统200的总操作频宽可改良至14.9ghz(返回损失的标准设为大于16db)。
图3是显示根据本发明一实施例所述的第一差动放大器240和第二差动放大器250的每一者的示意图。在图3的实施例中，第一差动放大器240和第二差动放大器250的每一者皆具有一第一放大器输入节点nai1、一第二放大器输入节点nai2以及一第一放大器输出节点nao1，且皆包括一第一p型晶体管(p-typetransistor)mp1、一第二p型晶体管mp2、一第三p型晶体管mp3、一第一n型晶体管(n-typetransistor)mn1、一第二n型晶体管mn2、一第三n型晶体管mn3以及一电感器(inductor)l1。第一p型晶体管mp1、第二p型晶体管mp2以及第三p型晶体管mp3可以是p型金属氧化物半导体场效晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)。第一n型晶体管mn1、第二n型晶体管mn2以及第三n型晶体管mn3可以是n型金属氧化物半导体场效晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。电感器l1可以是一固定电感器(fixedinductor)或是一可变电感器(variableinductor)。
第一p型晶体管mp1具有一控制端、一第一端以及一第二端，其中第一p型晶体管mp1的控制端耦接至一第一节点n1，第一p型晶体管mp1的第一端耦接至供应电位vdd，而第一p型晶体管mp1的第二端耦接至第一节点n1。第二p型晶体管mp2具有一控制端、一第一端以及一第二端，其中第二p型晶体管mp2的控制端耦接至第一节点n1，第二p型晶体管mp2的第一端耦接至供应电位vdd，而第二p型晶体管mp2的第二端耦接至第一放大器输出节点nao1。第一p型晶体管mp1和第二p型晶体管mp2共同形成一电流镜(currentmirror)。第一n型晶体管mn1具有一控制端、一第一端以及一第二端，其中第一n型晶体管mn1的控制端耦接至第一放大器输入节点nai1，第一n型晶体管mn1的第一端耦接至接地电位vss，而第一n型晶体管mn1的第二端耦接至第一节点n1。第二n型晶体管mn2具有一控制端、一第一端以及一第二端，其中第二n型晶体管mn2的控制端耦接至第二放大器输入节点nai2，第二n型晶体管mn2的第一端耦接至接地电位vss，而第二n型晶体管mn2的第二端耦接至第一放大器输出节点nao1。第一n型晶体管mn1和第二n型晶体管mn2共同形成一差动输入电路(differentialinputcircuit)。电感器l1具有一第一端和一第二端，其中电感器l1的第一端耦接至第一放大器输出节点nao1，而电感器l1的第二端耦接至一第二节点n2。第三p型晶体管mp3具有一控制端、一第一端以及一第二端，其中第三p型晶体管mp3的控制端耦接至第二节点n2，第三p型晶体管mp3的第一端耦接至供应电位vdd，而第三p型晶体管mp3的第二端耦接至第二节点n2。第三n型晶体管mn3具有一控制端、一第一端以及一第二端，其中第三n型晶体管mn3的控制端耦接至第二节点n2，第三n型晶体管mn3的第一端耦接至接地电位vss，而第三n型晶体管mn3的第二端耦接至第二节点n2。电感器l1、第三p型晶体管mp3以及第三n型晶体管mn3共同形成一负载电路(loadingcircuit)。
当图3用于描述第一差动放大器240的电路结构时，第一差动放大器240的第一放大器输入节点nai1用于接收第一输出电位vout1，第一差动放大器240的第二放大器输入节点nai2用于接收第二输出电位vout2，而第一差动放大器240的第一放大器输出节点nao1用于输出第一放大电位va1。反之，当图3用于描述第二差动放大器250的电路结构时，第二差动放大器250的第一放大器输入节点nai1用于接收第二输出电位vout2，第二差动放大器250的第二放大器输入节点nai2用于接收第一输出电位vout1，而第二差动放大器250的第一放大器输出节点nao1用于输出第二放大电位va2。
第一差动放大器240和第二差动放大器250用于涵盖相对高频频带，这是因为电感器l1的阻抗(impedance)于前述高频频带中相对较大，能使对应的放大器增益变得够高。在一些实施例中，第一p型晶体管mp1和第二p型晶体管mp2的每一者的晶体管尺寸(transistorsize)(亦即，宽长比(aspectratio))皆大致为第三p型晶体管mp3的晶体管尺寸的2倍，而第一n型晶体管mn1和第二n型晶体管mn2的每一者的晶体管尺寸皆大致为第三n型晶体管mn3的晶体管尺寸的2倍。此种设计可使得第一差动放大器240的增益倍数k1和第二差动放大器250的增益倍数k2皆大致等于2，从而可最佳化前述的负电容机制。详细而言，前述晶体管尺寸之间的关系可依下列方程式(8)、(9)来进行计算。
其中
在一些实施例中，第一电容器c1和第二电容器c2的每一者的电容值(capacitance)皆大致等于0.8pf，而电感器l1的电感值(inductance)大致等于0.15nh，但亦不仅限于此。
图4是显示根据本发明另一实施例所述的输出驱动系统400的示意图。图4和图2相似。在图4的实施例中，输出驱动系统400还包括一第三差动放大器460、一第四差动放大器470、一第三电容器c3以及一第四电容器c4。输出驱动器210、第一静电放电保护电路220、第二静电放电保护电路230、第一差动放大器240以及第二差动放大器250的结构和功能皆已如图2的实施例所述。第三差动放大器460根据第一输出电位vout1和第二输出电位vout2来产生一第三放大电位va3。例如，第三差动放大器460可具有一增益倍数k3，其可将第一输出电位vout1减去第二输出电位vout2的差值放大增益倍数k3倍。第三电容器c3具有一第一端和一第二端，其中第三电容器c3的第一端用于接收第三放大电位va3，而第三电容器c3的第二端耦接至第一输出节点nout1。第四差动放大器470根据第一输出电位vout1和第二输出电位vout2来产生一第四放大电位va4。例如，第四差动放大器470可具有一增益倍数k4，其可将第二输出电位vout2减去第一输出电位vout1的差值放大增益倍数k4倍。第四电容器c4具有一第一端和一第二端，其中第四电容器c4的第一端用于接收第四放大电位va4，而第四电容器c4的第二端耦接至第二输出节点nout2。第三差动放大器460和第四差动放大器470的操作原理可根据下列方程式(10)、(11)作计算。
va3＝k3·(vout1-vout2)…………………………(10)
va4＝k4·(vout2-vout1)…………………………(11)
其中“va3”代表第三放大电位va3的电位电平，“va4”代表第四放大电位va4的电位电平，“vout1”代表第一输出电位vout1的电位电平，“vout2”代表第二输出电位vout2的电位电平，“k3”代表第三差动放大器460的增益倍数k3，而“k4”代表第四差动放大器470的增益倍数k4。
如前所述，输出驱动器210和第一静电放电保护电路220皆对第一输出节点nout1处的总寄生电容产生贡献。第一输出节点nout1处的总寄生电容可模拟为一第一寄生电容器cp1。在图4的实施例中，第一电容器c1的电容值可大致等于第一寄生电容器cp1的电容值的一半，第三电容器c3的电容值亦可大致等于第一寄生电容器cp1的电容值的一半，第一差动放大器240的增益倍数k1可大致等于2，且第三差动放大器460的增益倍数k3亦可大致等于2，使得第一寄生电容器cp1可因前述的负电容机制而由第一电容器c1和第三电容器c3的组合所抵消。相似地，输出驱动器210和第二静电放电保护电路230皆对第二输出节点nout2处的总寄生电容产生贡献。第二输出节点nout2处的总寄生电容可模拟为一第二寄生电容器cp2。在图4的实施例中，第二电容器c2的电容值可大致等于第二寄生电容器cp2的电容值的一半，第四电容器c4的电容值亦可大致等于第二寄生电容器cp2的电容值的一半，第二差动放大器250的增益倍数k2可大致等于2，且第四差动放大器470的增益倍数k4亦可大致等于2，使得第二寄生电容器cp2可因前述的负电容机制而由第二电容器c2和第四电容器c4的组合所抵消。由于所提的设计对针对第一寄生电容器cp1和第二寄生电容器cp2的非理想特性进行补偿，故输出驱动系统400的传输速度和操作速度均可大幅改善。必须注意的是，图4的输出驱动系统400使用双频解决方案(dual-bandsolution)，而非图2的输出驱动系统200所使用的单频解决方案(single-bandsolution)。详细而言，第一差动放大器240、第一电容器c1、第二差动放大器250以及第二电容器c2用于在相对高频频带中提供负电容补偿。另一方面，第三差动放大器460、第三电容器c3、第四差动放大器470以及第四电容器c4用于在相对低频频带中提供负电容补偿。因此，输出驱动系统400的总频宽可进一步加大。根据模拟结果，输出驱动系统400的总操作频宽可改良至18ghz(返回损失的标准设为大于16db)。
图5是显示根据本发明另一实施例所述的第三差动放大器460和第四差动放大器470的每一者的示意图。在图5的实施例中，第三差动放大器460和第四差动放大器470的每一者皆具有一第三放大器输入节点nai3、一第四放大器输入节点nai4以及一第二放大器输出节点nao2，且皆包括一第四p型晶体管mp4、一第五p型晶体管mp5、一第六p型晶体管mp6、一第七p型晶体管mp7、一第四n型晶体管mn4、一第五n型晶体管mn5、一第六n型晶体管mn6，一第七n型晶体管mn7以及一第五电容器c5。第四p型晶体管mp4、第五p型晶体管mp5、第六p型晶体管mp6以及第七p型晶体管mp7可以是p型金属氧化物半导体场效晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)。第四n型晶体管mn4、第五n型晶体管mn5、第六n型晶体管mn6以及第七n型晶体管mn7可以是n型金属氧化物半导体场效晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。第五电容器c5可以是一固定电容器(fixedcapacitor)或是一可变电容器(variablecapacitor)。
第四p型晶体管mp4具有一控制端、一第一端以及一第二端，其中第四p型晶体管mp4的控制端耦接至一第三节点n3，第四p型晶体管mp4的第一端耦接至供应电位vdd，而第四p型晶体管mp4的第二端耦接至第三节点n3。第五p型晶体管mp5具有一控制端、一第一端以及一第二端，其中第五p型晶体管mp5的控制端耦接至第三节点n3，第五p型晶体管mp5的第一端耦接至供应电位vdd，而第五p型晶体管mp5的第二端耦接至一第四节点n4。第四p型晶体管mp4和第五p型晶体管mp5共同形成一电流镜。第四n型晶体管mn4具有一控制端、一第一端以及一第二端，其中第四n型晶体管mn4的控制端耦接至第三放大器输入节点nai3，第四n型晶体管mn4的第一端耦接至接地电位vss，而第四n型晶体管mn4的第二端耦接至第三节点n3。第五n型晶体管mn5具有一控制端、一第一端以及一第二端，其中第五n型晶体管mn5的控制端耦接至第四放大器输入节点nai4，第五n型晶体管mn5的第一端耦接至接地电位vss，而第五n型晶体管mn5的第二端耦接至一第五节点n5。第四n型晶体管mn4和第五n型晶体管mn5共同形成一差动输入电路。第六p型晶体管mp6具有一控制端、一第一端以及一第二端，其中第六p型晶体管mp6的控制端用于接收一第一偏压电位(biasvoltage)vb1，第六p型晶体管mp6的第一端耦接至第四节点n4，而第六p型晶体管mp6的第二端耦接至第二放大器输出节点nao2。第六n型晶体管mn6具有一控制端、一第一端以及一第二端，其中第六n型晶体管mn6的控制端用于接收一第二偏压电位vb2，第六n型晶体管mn6的第一端耦接至第五节点n5，而第六n型晶体管mn6的第二端耦接至第二放大器输出节点nao2。第六p型晶体管mp6和第六n型晶体管mn6共同形成一增益调整器(gaintuner)(特别是针对相对低频频带)。第一偏压电位vb1和第二偏压电位vb2的总和(sum)可以大致等于供应电位vdd，其中第二偏压电位vb2可以高于第一偏压电位vb1。例如，若供应电位vdd等于1v，第一偏压电位vb1可等于0.2v，而第二偏压电位vb2可等于0.8v，以最佳化放大器增益，但亦不仅限于此。第七p型晶体管mp7具有一控制端、一第一端以及一第二端，其中第七p型晶体管mp7的控制端耦接至第二放大器输出节点nao2，第七p型晶体管mp7的第一端耦接至供应电位vdd，而第七p型晶体管mp7的第二端耦接至第二放大器输出节点nao2。第七n型晶体管mn7具有一控制端、一第一端以及一第二端，其中第七n型晶体管mn7的控制端耦接至第二放大器输出节点nao2，第七n型晶体管mn7的第一端耦接至接地电位vss，而第七n型晶体管mn7的第二端耦接至第二放大器输出节点nao2。第五电容器c5具有一第一端和一第二端，其中第五电容器c5的第一端耦接至第二放大器输出节点nao2，而第五电容器c5的第二端耦接至接地电位vss。第七p型晶体管mp7、第七n型晶体管mn7以及第五电容器c5共同形成一负载电路。
当图5用于描述第三差动放大器460的电路结构时，第三差动放大器460的第三放大器输入节点nai3用于接收第一输出电位vout1，第三差动放大器460的第四放大器输入节点nai4用于接收第二输出电位vout2，而第三差动放大器460的第二放大器输出节点nao2用于输出第三放大电位va3。反之，当图5用于描述第四差动放大器470的电路结构时，第四差动放大器470的第三放大器输入节点nai3用于接收第二输出电位vout2，第四差动放大器470的第四放大器输入节点nai4用于接收第一输出电位vout1，而第四差动放大器470的第二放大器输出节点nao2用于输出第四放大电位va4。
第三差动放大器460和第四差动放大器470用于涵盖相对低频频带，这是因为第五电容器c5的阻抗于前述低频频带中相对较大，能使对应的放大器增益变得够高。在一些实施例中，第四p型晶体管mp4、第五p型晶体管mp5以及第六p型晶体管mp6的每一者的晶体管尺寸皆大致为第七p型晶体管mp7的晶体管尺寸的2倍，而第四n型晶体管mn4、第五n型晶体管mn5以及第六n型晶体管mn6的每一者的晶体管尺寸皆大致为第七n型晶体管mn7的晶体管尺寸的2倍。此种设计可使得第三差动放大器460的增益倍数k3和第四差动放大器470的增益倍数k4皆大致等于2，从而可最佳化前述的负电容机制。详细而言，前述晶体管尺寸之间的关系可依下列方程式(12)、(13)来进行计算。
其中
在一些实施例中，第一电容器c1、第二电容器c2、第三电容器c3以及第四电容器c4的每一者的电容值皆大致等于0.4pf，而第五电容器c5的电容值大致等于0.1pf，但亦不仅限于此。
图6是显示根据本发明另一实施例所述的输出驱动器610的示意图。图6的输出驱动器610可应用于图2的输出驱动系统200或是图4的输出驱动系统400当中，以作为其输出驱动器210。在图6的实施例中，输出驱动器610包括一电流源(currentsource)611、一电流沉(currentsink)612、一第八p型晶体管mp8、一第九p型晶体管mp9、一第八n型晶体管mn8、一第九n型晶体管mn9、一第一电阻器(resistor)r1以及一第二电阻器r2。第八p型晶体管mp8和第九p型晶体管mp9可以是p型金属氧化物半导体场效晶体管(p-channelmetal-oxide-semiconductorfield-effecttransistor，pmostransistor)。第八n型晶体管mn8和第九n型晶体管mn9可以是n型金属氧化物半导体场效晶体管(n-channelmetal-oxide-semiconductorfield-effecttransistor，nmostransistor)。
电流源611用于供应一第一电流i1，其中第一电流i1由供应电位vdd流至一第六节点n6。第八p型晶体管mp8具有一控制端、一第一端以及一第二端，其中第八p型晶体管mp8的控制端耦接至一第一输入节点nin1以接收一第一输入电位vin1，第八p型晶体管mp8的第一端耦接至第六节点n6，而第八p型晶体管mp8的第二端耦接至第一输出节点nout1以输出第一输出电位vout1。第九p型晶体管mp9具有一控制端、一第一端以及一第二端，其中第九p型晶体管mp9的控制端耦接至一第二输入节点nin2以接收一第二输入电位vin2，第九p型晶体管mp9的第一端耦接至第六节点n6，而第九p型晶体管mp9的第二端耦接至第二输出节点nout2以输出第二输出电位vout2。电流沉612用于汲取一第二电流i2，其中第二电流i2由一第七节点n7流至接地电位vss。第八n型晶体管mn8具有一控制端、一第一端以及一第二端，其中第八n型晶体管mn8的控制端耦接至第一输入节点nin1，第八p型晶体管mn8的第一端耦接至第七节点n7，而第八n型晶体管mn8的第二端耦接至第一输出节点nout1。第九n型晶体管mn9具有一控制端、一第一端以及一第二端，其中第九n型晶体管mn9的控制端耦接至第二输入节点nin2，第九p型晶体管mn9的第一端耦接至第七节点n7，而第九n型晶体管mn9的第二端耦接至第二输出节点nout2。第一电阻器r1具有一第一端和一第二端，其中第一电阻器r1的第一端耦接至第一输出节点nout1，而第一电阻器r1的第二端耦接至一第八节点n8。第二电阻器r2具有一第一端和一第二端，其中第二电阻器r2的第一端耦接至第二输出节点nout2，而第二电阻器r2的第二端耦接至第八节点n8。然而，本发明并不限于此。在另一些实施例中，输出驱动器610可用任何不同电路来实施，以根据第一输入电位vin1和第二输入电位vin2来产生第一输出电位vout1和第二输出电位vout2。在另一实施例中，电流源611和电流沉612可以省略，使得第六节点n6耦接至供应电位vdd，而第七节点n7耦接至接地电位vss。在一实施例中，第一电阻器r1和第二电阻器r2分别内含于图2和图4的第一输出电阻器ro1和第二输出电阻器ro2之中，而第八节点n8可以是浮接(floating)或耦接至接地电位vss。
本发明提出一种具有电容补偿的新颖输出驱动系统。总之，所提的设计至少具有下列优点，较传统技术更加优越：(1)可通过负电容机制来补偿非理想的寄生电容；(2)可涵盖较广的频率范围；(3)可提供更快的电路传输速度、操作速度；(4)可不易受制程、电位以及温度(process,voltage,andtemperature，即pvt)的变异所影响；以及(5)可移除传统设计中包括二个电感器的t字形线圈。
值得注意的是，以上所述的电位、电流、电阻值、电感值、电容值以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的输出驱动系统并不仅限于图1-6所图示的状态。本发明可以仅包括图1-6的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的输出驱动系统当中。虽然本发明的实施例使用金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)为例，但本发明并不仅限于此，本技术领域人士可改用其他种类的晶体管，例如：双极型晶体管(bipolarjunctiontransistor，bjt)、面接型场效应晶体管(junctiongatefieldeffecttransistor，jfet)，或是鳍式场效应晶体管(finfieldeffecttransistor，finfet)等等，而不致于影响本发明的效果。
在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可以在此基础上做进一步的改进和变化，因此本发明的保护范围应当以本申请的权利要求书所界定的范围为准。