技术特征：
技术总结
本公开涉及使用带ADCS和DAC的数字PLLS时的抖动减少技术。本公开还涉及用于电子系统的数据转换器。示例系统包括主模数转换器(ADC)电路、斜率计算电路、采样时钟信号(DPLL)电路、采样误差电路和求和电路。主ADC电路对输入信号进行采样，并产生代表输入信号的数字输出信号。斜率计算电路产生代表输入信号斜率的数字斜率信号，DPLL电路向主ADC电路提供采样时钟信号。采样误差电路通过主ADC电路使用数字斜率信号和采样时钟信号产生代表采样误差的采样误差信号。求和电路接收主ADC电路的采样误差信号和数字输出信号，并产生代表输入信号的调整的数字输出信号。
技术研发人员：F·C·汤普森;V·阿格拉沃尔;J·B·谢尔瓦;D·M·道尔顿
受保护的技术使用者：亚德诺半导体无限责任公司
技术研发日：2018.08.10
技术公布日：2019.02.26