一种高速离线驱动器中的电平转换器的制作方法

本发明涉及一种高速离线驱动器中的电平转换器。

背景技术：

传统的离线驱动器由内部电路模块、电平转换器、反相器inv1和反相器inv2组成，如图1所示。

内部电路模块由内部电源vint供电，内部电源vint电压低。电平转换器、反相器inv1和反相器inv2由外部电源vext供电，外部电源vext电压高。电平转换器把内部差分信号ls_in_t和ls_in_c从vint内部电源域转换为vext外部电源域的ls_out_t。ls_out_t通过反相器inv1和反相器inv2后，驱动能力大幅提高，连到芯片的焊盘(pad)。

电平转换器是制约离线驱动器速度的关键因素。传统的电平转换器包括电平转换模块，如图2所示。pmos管p1和p2完全对称，nmos管n1管和n2管完全对称。ls_in_t和ls_in_c是差分对输入信号，信号电平是从gnd到vint。nmos管n1管和nmos管n2管的g级接差分对输入信号ls_in_t和ls_in_c，nmos管n1管和nmos管n2管的s级接地，nmos管n1管和nmos管n2管的d级接差分对输出信号ls_out_c和ls_out_t。

差分对输入信号ls_in_t和ls_in_c的信号电平是从gnd到vint。差分对输出信号ls_out_t和ls_out_c的信号电平是从gnd到vext，但在一般离线驱动器中，只用到了ls_out_t。

传统电平转换器有一个缺点是，输出信号的上升沿延时慢，而且不可以调节，如图3所示。从ls_in_t到ls_out_t上升沿延时tdr大，是下降沿延时tdf两倍左右。

输入信号ls_in_t上升，同时ls_in_c下降时，n1打开，ls_out_c拉低，p2打开，ls_out_t升高。从ls_in_t的上升沿到ls_out_t的上升沿延时，历经n1和p2的开启，所以延时长。

输入信号ls_in_t下降，ls_in_c上升时，n2打开，ls_out_t拉低。从ls_in_t的下降沿到ls_out_t的下降沿延时，仅历经n2开启，所以延时短。

技术实现要素：

为了解决现有的电平转换器存在输出信号上升沿延时慢，而且不可调节的技术问题，本发明提供一种高速离线驱动器中的电平转换器。

本发明的技术解决方案为：

本发明提供一种高速离线驱动器中的电平转换器，包括电平转换模块，还包括偏置模块、辅助模块一和辅助模块二；

所述偏置模块用于向辅助模块一和辅助模块二提供弱打开电流；

所述辅助模块一连接在外部电源与电平转换模块的pmos管p1和nmos管n1管之间，外部电源vext向电平转换模块的输出节点充电，使得输出信号ls_out_c瞬间升高；

所述辅助模块二连接在外部电源与电平转换模块的pmos管p2和nmos管n2管之间，外部电源vext向电平转换模块的输出节点充电，使得输出信号ls_out_t瞬间升高。

进一步的，偏置模块包括电流源和pmos管p5，所述pmos管p5的g级与电流源的输入端、pmos管p5的d级、辅助模块一的输入端以及辅助模块二的输入端连接；

pmos管p5的s级与外部电源vext连接。

进一步的，辅助模块一包括电阻r1、pmos管p3以及可调电容c1，所述可调电容c1的一端与输入信号ls_in_t连接，可调电容c1的另一端与电阻r1的一端以及pmos管p3的g级连接于节点g1；电阻r1的另一端接pmos管p5的g级；pmos管p3的s级接外部电源vext；pmos管p3的d级接电平转换模块的pmos管p1的d级以及nmos管n1的d级。

进一步的，辅助模块二包括电阻r2、pmos管p4以及可调电容c2，所述可调电容c2的一端与输入信号ls_in_c连接，可调电容c2的另一端与电阻r2的一端以及pmos管p4的g级连接于节点g2；电阻r2的另一端接pmos管p5的g级；pmos管p4的s级接外部电源vext；pmos管p4的d级接电平转换模块的pmos管p2的d级以及nmos管n2的d级。

进一步的，辅助模块一和辅助模块二还分别包括vt校准器用于调节可调电容c1和可调电容c2的电容值。

进一步的，所述vt校准器包括温度检测器、电压比较器和电容算法器，温度检测器用于检测电平转换器的芯片内部温度temp；电压比较器用于检测外部电源vext和内部电源vint的电压差voffset；电容算法器是通过芯片内部温度temp以及电压差voffset查找出最合适的电容控制码cadjuct<7:0>。

本发明提供一种电容调节方法，其特征在于包括以下步骤：

1)通过仿真实验，得到不同的温度和电压差所对应的最优电容值，并转化为电容控制码cadjuct<7:0>，以表格的形式存在电容算法器器中；

2)检测所工作的芯片内部温度temp；

3)检测外部电源vext和内部电源vint的电压差voffset；

4)根据芯片内部温度temp和电压差voffset查找出当前最匹配的电容控制码cadjuct<7:0>；

5)电容控制码cadjuct<7:0>调节电容容值。

本发明提供一种高速离线驱动器，包括内部电路模块、电平转换器、反相器inv1以及反相器inv2。

本发明所具有的有益效果：

1、本发明通过在传统的电平转换模块中加入了两个完全对称的辅助模块和一个偏置模块，通过补偿充电的方式，可以大幅度减小上升沿延时。

2、本发明还增加vt校准器，利用vt校准器对电容c1和c2的调节，使得在不同温度和电压差的情况下，达到上升沿延时和下降沿延时完美匹配。

附图说明

图1为传统离线驱动器结构示意图；

图2为传统的电平转换器的结构示意图；

图3为传统的电平转换器的传输延时时序图；

图4为本发明高速电平转换器的结构示意图；

图5为采用本发明高速电平转换器的延时时序图

图6为本发明vt校准器的结构示意图。

具体实施方式

实施例1：本发明所提供一种高速的电平转换器，如图4所示。基于传统的电平转换器，加入了两个完全对称的辅助模块和一个偏置模块。辅助模块包括pmos管p3或p4，电阻r1或r2，可调电容电容c1或c2，vt校准器。偏置模块包括一个电流源，以及一个pmos管p5。偏置模块的电流源的电流设置在1ua到10ua。偏置模块用于向辅助模块一和辅助模块二提供弱打开电流；辅助模块一连接在外部电源与电平转换模块的pmos管p1和nmos管n1管之间，外部电源vext可通过p3向输出节点ls_out_c充电，使得输出信号ls_out_c瞬间升高；

辅助模块二连接在外部电源与电平转换模块的pmos管p2和nmos管n2管之间，外部电源vext可通过p4向输出节点ls_out_t充电，使得输出信号ls_out_t瞬间升高。

实施例2：偏置模块包括电流源和pmos管p5，所述pmos管p5的g级与电流源的输入端、pmos管p5的d级、辅助模块一的输入端以及辅助模块二的输入端连接；pmos管p5的s级与外部电源vext连接。

实施例3：辅助模块一包括电阻r1、pmos管p3以及可调电容c1，所述可调电容c1的一端与输入信号ls_in_t连接，可调电容c1的另一端与电阻r1的一端以及pmos管p3的g级连接于节点g1；电阻r1的另一端接pmos管p5的g级；pmos管p3的s级接外部电源vext；，pmos管p3的d级接电平转换模块的pmos管p1的d级以及nmos管n1的d级。

辅助模块二包括电阻r2、pmos管p4以及可调电容c2，所述可调电容c2的一端与输入信号ls_in_c连接，可调电容c2的另一端与电阻r2的一端以及pmos管p4的g级连接于节点g2；电阻r2的另一端接pmos管p5的g级；pmos管p4的s级接外部电源vext；pmos管p4的d级接电平转换模块的pmos管p2的d级以及nmos管n2的d级。

实施例4：辅助模块一和辅助模块二还分别包括vt校准器用于调节可调电容c1和可调电容c2的电容值。如图6所示，vt校准器包括温度检测器、电压比较器和电容算法器，温度检测器用于检测电平转换器的芯片内部温度temp；电压比较器用于检测外部电源vext和内部电源vint的电压差voffset；电容算法器是通过芯片内部温度temp以及电压差voffset查找出最合适的电容控制码cadjuct<7:0>。温度检测器检测芯片的内部温度，temp<7:0>是内部温度的二进制表示。电压比较器检测vext和vint的电压差，voffset<7:0>是vext和vint的电压差的二进制表示。

可变电容c1或c2可通过cadjuct<7:0>信号调节容值。vt校准器可以根据温度以及vint和vext电压差调节好可变电容c1和c2的电容值。这种高速电平转换器，可以大幅度减小上升沿延时，同时通过vt校准器对c1和c2的调节，使得在不同温度和电压差情况下，达到上升沿延时和下降沿延时完美匹配。

工作过程：当ls_in_t由低变高，同时ls_in_c由高变低时，通过c2，节点g2瞬间被拉低，p4被强打开，电源vext通过p4，对节点ls_out_t充电，从而使得ls_out_t迅速拉高。

ls_in_t上升时，ls_in_c下降，p4处于弱打开状态，由于ls_in_c下降，由于c2的存在g2瞬间拉低，p4瞬间强打开，ls_out_t瞬间升高。

ls_out_t上升的速度取决于p4强打开的程度，p4强打开的程度取决于c2的容值，c2的容值由vt校准器调节。

由图5可看到，上升沿延时大幅度减小，而且上升延时和下降延时匹配的非常的好，对提高离线驱动器的工作频率非常有帮助。