本实用新型涉及卫星导航抗干扰天线技术领域，更具体的是涉及一种用于抗干扰天线的时钟电路。
背景技术：
时钟电路是天线中重要的功能电路单元，其以10MHz频率源信号为基准，产生信道功能单元上变频电路的本振信号和数字抗干扰处理电路的61MHz时钟信号，其中数字抗干扰处理电路利用61MHz时钟信号实现中频信号采样、FPGA抗干扰运算和ARM控制运算。时钟电路是天线中各电路运行的基准条件，频率源及时钟信号的质量，特别是相位噪声指标，对天线中以此为基准产生的其它信号质量起着重要作用。
时钟电路通常由频率源、频率综合器、放大器、滤波器和整形电路等功能性电路组成，频率源信号通常由各类晶振产生。
现在市场上的时钟电路中的频率源(晶振)稳定度、相位噪声等性能指标不高；频率综合器需外接压控振荡器、环路滤波器，电路结构较为复杂，且电路布局面积较大，随着天线技术的不断发展，现有的时钟电路已经不能满足抗干扰天线的结构和性能的需求。
技术实现要素：
本实用新型的目的在于：为了解决现有的时钟电路的频率综合器需要外接压控振荡器和环路滤波器，导致电路连接结构复杂，布局面积较大的问题，本实用新型提供一种用于抗干扰天线的时钟电路。
本实用新型为了实现上述目的具体采用以下技术方案：
一种用于抗干扰天线的时钟电路，包括整形电路和与整形电路输出端连接的频率综合器，其特征在于：所述频率综合器为双频段信号频率综合器N16，所述双频段信号频率综合器N16内部集成压控振荡器VCO、锁相环PLL和环路滤波器LF，双频段信号频率综合器N16依次连接低噪声放大电路和中频滤波电路后输出61MHz信号，双频段信号频率综合器N16连接滤波电路后输出射频信号，双频段信号频率综合器N16连接有控制61MHz信号和射频信号两路频率信号同时输出的单片机控制电路。
进一步的，所述整形电路包括晶振N25和比较器N26，整形电路的具体连接为：晶振N25的1脚连接电容C86的一端，电容C86的另一端与晶振N25的2脚分别接地，晶振N25的4脚分别连接电容C90和电感L39，电容C90的另一端接地，电感L39的另一端连接到电源电压+3.3VL上，晶振N25的3脚依次串联有电容C91和电阻R61，电阻R61的另一端与比较器N26的3脚连接，比较器N26的4脚连接有电容C92的一端，电容C92的另一端和比较器N26的2脚分别接地，比较器N26的1脚连接有电容C93的一端，电容C93的另一端分别连接有电容C95和电感L41，电感L41的另一端分别连接有电容C96和电感L42，电感L42的另一端分别连接电容C97和双频段信号频率综合器N16，电容C95、电容C96和电容C97的另一端分别接地，比较器N26的5脚分别连接有电感L40和电容C94，电容C94的另一端接地，电感L40的另一端连接到电源电压+3.3VL上。
进一步的，所述单片机控制电路包括单片机N14，双频段信号频率综合器N16与单片机控制电路的具体连接为：单片机N14的1脚分别连接有电感L24和电容C50，电感L24的另一端连接到电源电压+3.3VU上，电容C50的另一端与单片机N14的8脚分别接地，单片机N14的2脚、3脚、6脚和7脚分别与双频段信号频率综合器N16的2脚、1脚、24脚和13脚对应连接，双频段信号频率综合器N16的8脚接地，双频段信号频率综合器N16的4脚和5脚分别悬空。
进一步的，所述双频段信号频率综合器N16的3～6脚、9～10脚、16脚、18脚和21脚分别接地，双频段信号频率综合器N16的7脚与8脚连接，19脚和20脚通过电感L27连接，双频段信号频率综合器N16的15脚连接有电容C87，电容C87的另一端与电感L42连接，双频段信号频率综合器N16的23脚分别连接有电容C55和电感L26，电容C55的另一端接地，电感L26的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的12脚分别连接有电容C83和电感L37，电容C83的另一端接地，电感L37的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的17脚和14脚连接，并且双频段信号频率综合器N16的17脚连接有电容C89，电容C89的另一端接地，双频段信号频率综合器N16的14脚分别连接有电容C88和电感L38，电容C88的另一端接地，电感L38的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的11脚连接滤波电路，双频段信号频率综合器N16的22脚连接低噪声放大电路。
进一步的，所述滤波电路包括射频滤波器Z4，滤波电路的具体连接为：射频滤波器Z4的1脚、3脚、4脚和6脚分别接地，射频滤波器Z4的2脚连接电容C76，电容C76的另一端分别连接电容C38和电感L32，电容C38的另一端分别连接电容C81和电感L33，电容C81的另一端与双频段信号频率综合器N16的11脚连接，电感L32和电感L33的另一端分别接地，射频滤波器Z4的5脚为输出端。
进一步的，所述低噪声放大电路包括低噪声放大器N18，中频滤波电路包括中频滤波器Z3，低噪声放大电路和中频滤波电路的具体连接为：低噪声放大器N18的2脚和4脚分别接地，低噪声放大器N18的3脚连接电容C57，电容C57的另一端分别连接电阻R39个电阻R38，电阻R38的另一端分别连接电容C56和电阻R37，电容C56的另一端与双频段信号频率综合器N16的22脚连接，电阻R37和电阻R39的另一端分别接地，低噪声放大器N18的1脚分别连接电感L29和电容C62，电感L29的另一端分别连接电容C61和电阻R44，电阻R44的另一端连接到电源电压+5VIN上，电容C61的另一端接地，电容C62的另一端与中频滤波器Z3的2脚连接，中频滤波器Z3的2脚、3脚和5脚连接，中频滤波器Z3的1脚和4脚分别接地，中频滤波器Z3的5脚分别连接电容C63和电感L44，电容C63的另一端接地，电感L44的另一端分别与中频滤波器Z3的输出端6脚和电容C49连接，电容C49的另一端接地。
本实用新型的有益效果如下：
本实用新型通过采用高稳定度、高相噪以及小型化封装的晶振，采用内部集成压控振荡器VCO、锁相环PLL和环路滤波器LF的低相位噪声专用集成电路的双频段信号频率综合器，大大减小了电路布局面积，使得电路结构更为简单，布局面积小，并且采用低噪声系数的低噪声放大器，确保了产生的时钟信号质量好，以满足抗干扰天线的结构和性能的需求。
附图说明
图1是本实用新型的功能原理图。
图2是本实用新型的电路原理图。
具体实施方式
为了本技术领域的人员更好的理解本实用新型，下面结合附图和以下实施例对本实用新型作进一步详细描述。
实施例1
如图1和图2所示，本实施例提供一种用于抗干扰天线的时钟电路，包括整形电路和与整形电路输出端连接的频率综合器，频率综合器为双频段信号频率综合器N16，双频段信号频率综合器N16内部集成压控振荡器VCO、锁相环PLL和环路滤波器LF，双频段信号频率综合器N16依次连接低噪声放大电路和中频滤波电路后输出61MHz信号，双频段信号频率综合器N16连接滤波电路后输出射频信号，双频段信号频率综合器N16连接有控制61MHz信号和射频信号两路频率信号同时输出的单片机控制电路。
所述整形电路采用型号为DSB321SDA-10MHz或NT3225SA-10MHz的晶振N25，采用型号为MAX999的比较器N26，具体连接为：晶振N25的1脚连接电容C86的一端，电容C86的另一端与晶振N25的2脚分别接地，晶振N25的4脚分别连接电容C90和电感L39，电容C90的另一端接地，电感L39的另一端连接到电源电压+3.3VL上，晶振N25的3脚依次串联有电容C91和电阻R61，电阻R61的另一端与比较器N26的3脚连接，比较器N26的4脚连接有电容C92的一端，电容C92的另一端和比较器N26的2脚分别接地，比较器N26的1脚连接有电容C93的一端，电容C93的另一端分别连接有电容C95和电感L41，电感L41的另一端分别连接有电容C96和电感L42，电感L42的另一端分别连接电容C97和双频段信号频率综合器N16，电容C95、电容C96和电容C97的另一端分别接地，比较器N26的5脚分别连接有电感L40和电容C94，电容C94的另一端接地，电感L40的另一端连接到电源电压+3.3VL上。
双频段信号频率综合器N16内部集成压控振荡器VCO、锁相环PLL和环路滤波器LF，低相位噪声，输出信号频率范围为RF1：900MHz～1.8GHz；RF2：750MHz～1.5GHz，并且具有SPI接口，可通过微控制器CPU设置工作参数；本实用新型通过采用高稳定度、高相噪以及小型化封装的晶振DSB321SDA-10MHz或NT3225SA-10MHz，采用内部集成压控振荡器VCO、锁相环PLL和环路滤波器LF的低相位噪声专用集成电路的双频段信号频率综合器Si4123，大大减小了电路布局面积，使得电路结构更为简单，布局面积小。
实施例2
本实施例在实施例1的基础之上进一步优化，具体是：
所述双频段信号频率综合器N16的型号为Si4123，单片机控制电路采用型号为PIC12F509的单片机N14，具体连接为：单片机N14的1脚分别连接有电感L24和电容C50，电感L24的另一端连接到电源电压+3.3VU上，电容C50的另一端与单片机N14的8脚分别接地，单片机N14的2脚、3脚、6脚和7脚分别与双频段信号频率综合器N16的2脚、1脚、24脚和13脚对应连接，双频段信号频率综合器N16的8脚接地，双频段信号频率综合器N16的4脚和5脚分别悬空。
所述双频段信号频率综合器N16的3～6脚、9～10脚、16脚、18脚和21脚分别接地，双频段信号频率综合器N16的7脚与8脚连接，19脚和20脚通过电感L27连接，双频段信号频率综合器N16的15脚连接有电容C87，电容C87的另一端与电感L42连接，双频段信号频率综合器N16的23脚分别连接有电容C55和电感L26，电容C55的另一端接地，电感L26的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的12脚分别连接有电容C83和电感L37，电容C83的另一端接地，电感L37的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的17脚和14脚连接，并且双频段信号频率综合器N16的17脚连接有电容C89，电容C89的另一端接地，双频段信号频率综合器N16的14脚分别连接有电容C88和电感L38，电容C88的另一端接地，电感L38的另一端连接到电源电压+3.3VU上，双频段信号频率综合器N16的11脚连接滤波电路，双频段信号频率综合器N16的22脚连接低噪声放大电路。
实施例3
本实施例在实施例2的基础之上进一步优化，具体是：
所述滤波电路采用型号为SF2186E的射频滤波器Z4，具体连接为：射频滤波器Z4的1脚、3脚、4脚和6脚分别接地，射频滤波器Z4的2脚连接电容C76，电容C76的另一端分别连接电容C38和电感L32，电容C38的另一端分别连接电容C81和电感L33，电容C81的另一端与双频段信号频率综合器N16的11脚连接，电感L32和电感L33的另一端分别接地，射频滤波器Z4的5脚为输出端。
实施例4
本实施例在实施例3的基础之上进一步优化，具体是：
所述低噪声放大电路采用型号为SPF5043Z的低噪声放大器N18，中频滤波电路采用型号为WCF-705B15B-061.000MHz的中频滤波器Z3，具体连接为：低噪声放大器N18的2脚和4脚分别接地，低噪声放大器N18的3脚连接电容C57，电容C57的另一端分别连接电阻R39个电阻R38，电阻R38的另一端分别连接电容C56和电阻R37，电容C56的另一端与双频段信号频率综合器N16的22脚连接，电阻R37和电阻R39的另一端分别接地，低噪声放大器N18的1脚分别连接电感L29和电容C62，电感L29的另一端分别连接电容C61和电阻R44，电阻R44的另一端连接到电源电压+5VIN上，电容C61的另一端接地，电容C62的另一端与中频滤波器Z3的2脚连接，中频滤波器Z3的2脚、3脚和5脚连接，中频滤波器Z3的1脚和4脚分别接地，中频滤波器Z3的5脚分别连接电容C63和电感L44，电容C63的另一端接地，电感L44的另一端分别与中频滤波器Z3的输出端6脚和电容C49连接，电容C49的另一端接地。
本实施例的工作原理参照图1，以晶振N25输出的10MHz信号为基准，将10MHz信号送入双频段信号频率综合器N16，双频段信号频率综合器N16在单片机N14的控制下，产生两路频率信号，一路频率信号为中频61MHz信号，其经过低噪声放大器N18和中频滤波器Z3输出，另一路频率信号为射频信号，其经过射频滤波器Z4输出，作为信道上变频电路的本振信号。
本实施例采用低噪声系数的低噪声放大器N18SPF5043Z，确保了产生的时钟信号质量好，以满足抗干扰天线的结构和性能的需求。
以上所述，仅为本实用新型的较佳实施例，并不用以限制本实用新型，本实用新型的专利保护范围以权利要求书为准，凡是运用本实用新型的说明书及附图内容所作的等同结构变化，同理均应包含在本实用新型的保护范围内。