一种数字模拟转换器及数字功放子系统的制作方法

本申请设计电路设计技术领域，更具体地说，涉及一种数字模拟转换器及数字功放子系统。

背景技术：

数字功放具有失真小、噪音低、动态范围大、抗干扰能力强等特点，在音质的透明度、解析力，背景的宁静、低频的震撼力度方面的优势大大超过传统的模拟功放和class D功放。随着DVD家庭影院、迷你音响系统、机顶盒、个人电脑、LCD电视、平板显示器和移动电话等消费类产品日新月异的发展，尤其是SACD、DVD Audio等一些高采样频率的新音源规格的出现，以及音响系统从立体声到多声道环绕系统的进化，都加速了数字功放的发展。在数字功率领域，现在有针对HIFI发烧友而出现了一种新的名词“纯数字功放"，它支持很多数字音频格式信号输入，如I2S、TDM等，它可以经过数字DSP处理，实现丰富的音效算法，有很强的RF抗干扰能力，用在手机上，具有天然的优势，数字信号在传输过程中不会带来相位廷迟、相位失真、交越失真等，听感的好处就是声音会更通透、定位更准、声音更接近真实。

数字功放系统中通常包括两个数字功放子系统，首先两个数字功放子系统分别用于接收第一输入信号和第二输入信号，第一输入信号和第二输入信号由数字模块对接收到的I2S、TDM等数字输入信号经过音效处理、数字增益放大、数字滤波后转换获得；然后两个数字功放子系统分别对第一输入信号和第二输入信号进行数字模拟转换处理(Digital-to-Analog Conversion，DAC)后获得模拟信号，并对获得的模拟信号进行一系列波形处理后，获得PWM方波信号，实现模拟增益的放大；最后这两个数字功放子系统输出的方波信号经过低通滤波或扬声器本身的低通滤波特性后，还原出音频信号。在这整个过程中，对第一输入信号和第二输入信号进行数字模拟转换处理的是数字功放子系统的数字模拟转换器。

现有技术中的数字模拟转换器由于电路结构的限制，使得其接受输入信号的开关管的尺寸不能太大，否则开关管的漏极和源极之间产生的寄生电容会变大，在开关过程中产生的时钟馈通效应和沟道电荷注入会加大，对数字模拟转换器的输出信号产生不良影响，从而对整个数字功放系统的性能产生不良影响；而为了避免开关管在开关时的时钟馈通效应，数字模拟转换器的开关管的尺寸只能设计的较小，从而使得这些开关管的电阻较大，在这些开关管上会消耗一定的电压降，在数字模拟转换器的电源电压较低时，会使得数字模拟转换器的电流源工作在线性区，从而给数字模拟转换器的输出电流值和等效输出阻抗产生不良影响，最终给数字模拟转换器的性能带来不良影响。

技术实现要素：

为解决上述技术问题，本申请提供了一种数字模拟转换器及数字功放子系统，以解决由于数字模拟转换器中的开关管的尺寸只能设计的较小，而对数字模拟转换器的性能带来不良影响的问题。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种数字模拟转换器，应用于数字功放子系统，所述数字模拟转换器包括：第一开关、第二开关、第三开关、第四开关、第一电流源和第二电流源；其中，

所述第一开关的一端用于接收驱动电压信号，另一端与所述第一电流源和第三开关的一端连接，所述第三开关远离所述第一电流源的一端用于接收共模电压信号；

所述第一电流源远离所述第一开关一端与所述第二电流源连接，所述第二电流源远离所述第一电流源一端同时与所述第二开关和第四开关连接；

所述第二开关远离所述第二电流源一端接固定电位，所述第四开关远离所述第二电流源一端用于接收所述共模电压信号；

所述第一开关和第四开关的开关状态由第一输入信号控制，所述第二开关和第三开关的开关状态由第二输入信号控制，且所述第一开关及第四开关的开关时序与所述第二开关及第三开关的开关时序相反；

所述第一电流源为第一晶体管；

所述第二电流源为第二晶体管。

可选的，所述第一开关和第四开关均为第一型晶体管；

所述第二开关和第三开关均为第二型晶体管；

所述第一输入信号和第二输入信号为相位相同的方波信号。

可选的，所述第一开关、第二开关、第三开关和第四开关均为第一型晶体管或均为第二型晶体管；

所述第一输入信号和第二输入信号为相位相反的方波信号。

可选的，所述第一型晶体管为P型晶体管；

所述第二型晶体管为N型晶体管。

可选的，所述第一型晶体管为P型薄膜晶体管；

所述第二型晶体管为N型薄膜晶体管。

可选的，所述第一晶体管的栅极用于接收第一偏置电压，所述第一晶体管的源极连接所述第一开关及所述第三开关，所述第一晶体管的漏极连接所述第二晶体管的漏极；

所述第二晶体管的栅极用于接收第二偏置电压，所述第二晶体管的源极连接所述第二开关及所述第四开关；

所述第一晶体管在所述第一开关处于打开状态时，产生由第一晶体管的漏极流向第一晶体管的源极的第一电流；

所述第二晶体管在所述第二开关处于打开状态时，产生由第二晶体管的漏极流向第二晶体管的源极的第二电流，所述第一电流和第二电流为镜像电流；

所述第一晶体管为P型场效应晶体管，所述第二晶体管为N型场效应晶体管。

可选的，所述第一偏置电压和第二偏置电压由同一个带隙基准电压源产生。

一种数字功放子系统，包括：如上述任一项所述的数字模拟转换器，放大器、积分器、PWM比较器、驱动器、第一电阻和第一电容；其中，

所述数字模拟转换器的信号输出端与所述放大器的第一信号输入端连接，所述放大器的第二信号输入端用于接收共模电压信号，所述放大器的信号输出端与所述积分器的信号输入端连接；

所述积分器的信号输出端与所述PWM比较器的信号输入端连接，所述PWM比较器的信号输出端与所述驱动器的信号输入端连接，所述驱动器的信号输出端作为所述数字功放子系统的信号输出端；

所述第一电阻的一端接于所述数字模拟转换器与所述放大器的连接节点，所述第一电阻的另一端接于所述驱动器的信号输出端；

所述第一电容的一端接于所述放大器与所述数字模拟转换器的连接节点，所述第一电容的另一端接于所述放大器与所述积分器的连接节点。

可选的，所述共模电压信号为所述数字模拟转换器接收的驱动电压信号的二分之一或三分之一。

从上述技术方案可以看出，本申请实施例提供了一种数字模拟转换器及数字功放子系统，其中，所述数字模拟转换器的第一开关和第三开关位于第一电流源远离数字模拟转换器的信号输出端一侧，所述数字模拟转换器的第二开关和第四开关位于第二电流源远离数字模拟转换器的信号输出端一侧，这样一来第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源和第二电流源加载在数字模拟转换器的输出信号中，从而避免了由于第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响；进而使得第一开关、第二开关、第三开关和第四开关的尺寸不会受到限制，可以采用较大尺寸的开关管作为所述第一开关、第二开关、第三开关和第四开关，解决了由于第一开关、第二开关、第三开关和第四开关消耗过多的电压降而使得第一电流源和第二电流源工作在线性区的问题。

并且，由于第三开关和第四开关的存在，可以在第一开关和第二开关由关断状态转变为打开状态时，可以使第一电流源和第二电流源较快的开启，减小电流的恢复时间和第一电流源的源极的电压纹波，减小整个电路的非线性，并避免不必要的延时。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请的一个实施例提供的一种数字模拟转换器的结构示意图；

图2为本申请的另一个实施例提供的一种数字模拟转换器的结构示意图；

图3为本申请的一个实施例提供的一种数字功放子系统的结构示意图；

图4为本申请的一个实施例提供的一种第一输入信号和第二输入信号的波形比较示意图；

图5为本申请的一个实施例提供的一种第一输入信号、第二输入信号、共模电压信号、数字模拟转换器的输出信号和数字功放子系统的输出信号的波形比较示意图；

图6为本申请的一个实施例提供的一种放大器、积分器、PWM比较器和驱动器的输出信号的波形比较示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种数字模拟转换器，如图1所示，应用于数字功放子系统，所述数字模拟转换器包括：第一开关S1、第二开关S2、第三开关S3、第四开关S4、第一电流源IDAC1和第二电流源IDAC2；其中，

所述第一开关S1的一端用于接收驱动电压信号，另一端与所述第一电流源IDAC1和第三开关S3的一端连接，所述第三开关S3远离所述第一电流源IDAC1的一端用于接收共模电压信号；

所述第一电流源IDAC1远离所述第一开关S1一端与所述第二电流源IDAC2连接，所述第二电流源IDAC2远离所述第一电流源IDAC1一端同时与所述第二开关S2和第四开关S4连接；

所述第二开关S2远离所述第二电流源IDAC2一端接固定电位，所述第四开关S4远离所述第二电流源IDAC2一端用于接收所述共模电压信号；

所述第一开关S1和第四开关S4的开关状态由第一输入信号PWM_P控制，所述第二开关S2和第三开关S3的开关状态由第二输入信号/PWM_P控制，且所述第一开关S1及第四开关S4的开关时序与所述第二开关S2及第三开关S3的开关时序相反；

如图2所示，所述第一电流源IDAC1为第一晶体管MP1；

所述第二电流源IDAC2为第二晶体管MN1。

参考图1和图2，可选的，所述固定电位可以为零电位(即所述第二开关S2远离所述第二电流源IDAC2一端接地GND)。在图1中，DAV_VO表示所述数字模拟转换器输出的信号；VDD表示所述驱动电压信号；VCM表示所述共模电压信号。

在本实施例中，所述第一输入信号PWM_P和第二输入信号/PWM_P控制所述第一开关S1、第二开关S2、第三开关S3和第四开关S4的开关状态。所述第一输入信号PWM_P和第二输入信号/PWM_P由数字功放系统中的数字模块对接收到的I2S、TDM等数字输入信号经过音效处理、数字增益放大和数字滤波后获得，通常为PWM信号，即方波信号。

所述第一开关S1和第四开关S4的开关时序与所述第二开关S2及第三开关S3的开关时序相反是指，在同一时间段内，当所述第一开关S1和第四开关S4处于打开状态时，所述第二开关S2和第三开关S3处于关断状态；当所述第一开关S1和第四开关S4处于关断状态时，所述第二开关S2和第三开关S3处于打开状态。这样能够使得第一电流源IDAC1和第二电流源IDAC2产生的镜像电流作为输出信号进行输出。

在本实施例中，所述数字模拟转换器的第一开关S1和第三开关S3位于第一电流源IDAC1远离数字模拟转换器的信号输出端一侧，所述数字模拟转换器的第二开关S2和第四开关S4位于第二电流源IDAC2远离数字模拟转换器的信号输出端一侧，这样一来第一开关S1、第二开关S2、第三开关S3和第四开关S4在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源IDAC1和第二电流源IDAC2加载在数字模拟转换器的输出信号中，从而避免了由于第一开关S1、第二开关S2、第三开关S3和第四开关S4在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响；进而使得第一开关S1、第二开关S2、第三开关S3和第四开关S4的尺寸不会受到限制，可以采用较大尺寸的开关管作为所述第一开关S1、第二开关S2、第三开关S3和第四开关S4，解决了由于第一开关S1、第二开关S2、第三开关S3和第四开关S4消耗过多的电压降而使得第一电流源IDAC1和第二电流源IDAC2工作在线性区的问题。

并且，由于第三开关S3和第四开关S4的存在，可以在第一开关S1和第二开关S2由关断状态转变为打开状态时，可以使第一电流源IDAC1和第二电流源IDAC2较快的开启，减小电流的恢复时间和第一电流源IDAC1的源极的电压纹波，减小整个电路的非线性，并避免不必要的延时。

可以在第一开关S1和第二开关S2由关断状态转变为打开状态时，可以使第一电流源IDAC1和第二电流源IDAC2较快的开启，减小电流的恢复时间和第一电流源IDAC1的源极的电压纹波，减小整个电路的非线性，并避免不必要的延时。

所述第一开关S1、第二开关S2、第三开关S3和第四开关S4的开关时序相反可以通过控制第一开关S1、第二开关S2、第三开关S3和第四开关S4的具体类型，以及第一输入信号PWM_P和第二输入信号/PWM_P的相位来实现。具体地，在本申请的一个实施例中，所述第一开关S1和第四开关S4均为第一型晶体管；

所述第二开关S2和第三开关S3均为第二型晶体管；

所述第一输入信号PWM_P和第二输入信号/PWM_P为相位相同的方波信号。

另外，在本申请的一个可选实施例中，所述第一开关S1、第二开关S2、第三开关S3和第四开关S4还可以均为第一型晶体管或均为第二型晶体管；

所述第一输入信号PWM_P和第二输入信号/PWM_P为相位相反的方波信号。

在本实施例中，所述第一开关S1、第二开关S2、第三开关S3和第四开关S4为类型相同的晶体管，在同时接收高电平或低电平信号时，所处的状态相同，此时，所述第一开关S1和第四开关S4接收的第一输入信号PWM_P和所述第二开关S2及第三开关S3接收的第二输入信号/PWM_P需要为相位相反的方波信号，以保证所述第一开关S1和第四开关S4的开关时序与所述第二开关S2及第三开关S3的开关时序相反。

可选的，所述第一型晶体管为P型晶体管；

所述第二型晶体管为N型晶体管。

可选的，所述第一型晶体管为P型薄膜晶体管(Thin Film Transistor，TFT)；

所述第二型晶体管为N型薄膜晶体管。

在上述实施例的基础上，在本申请的一个具体实施例中提供了一种具体地第一电流源IDAC1和第二电流源IDAC2的电连接方式，如图2所示，所述第一晶体管MP1的栅极用于接收第一偏置电压VBP，所述第一晶体管MP1的源极连接所述第一开关S1及所述第三开关S3，所述第一晶体管MP1的漏极连接所述第二晶体管MN1的漏极；

所述第二晶体管MN1的栅极用于接收第二偏置电压VBN，所述第二晶体管MN1的源极连接所述第二开关S2及所述第四开关S4；

所述第一晶体管MP1在所述第一开关S1处于打开状态时，产生由第一晶体管MP1的漏极流向第一晶体管MP1的源极的第一电流；

所述第二晶体管MN1在所述第二开关S2处于打开状态时，产生由第二晶体管MN1的漏极流向第二晶体管MN1的源极的第二电流，所述第一电流和第二电流为镜像电流；

所述第一晶体管MP1为P型场效应晶体管，所述第二晶体管MN1为N型场效应晶体管。

其中，所述第一偏置电压VBP用于将第一晶体管MP1偏置在工作状态，所述第二偏置电压VBN用于将所述第二晶体管MN1偏置在工作状态。

由于第三开关S3和第四开关S4的存在，在当第一开关S1关断和第三开关S3处于打开状态期间，第一晶体管MP1的漏极电压被保持在参考电压值，我们可以设计参考电压值与第一晶体管MP1的偏置电压值的差值小于第一晶体管MP1的开启电压的绝对值，从而可以使得第一晶体管MP1中无电流流过，当第一开关S1处于打开状态第三开关S3处于关断状态时，第一晶体管MP1可以较快地开启，产生第一电流，减小第一电流的恢复时间和第一晶体管MP1的源极的电压纹波，从而有利于减小电路的非线性，并避免不必要的延时。

同样的，在当第二开关S2关断和第四开关S4处于打开状态期间，第二晶体管MN1的漏极电压被保持在参考电压值，我们可以设计参考电压值与第二晶体管MN1的栅极接收的第二偏置电压VBN值的差值小于第二晶体管MN1的开启电压的绝对值，从而可以使得第二晶体管MN1中无电流流过，当第二开关S2处于打开状态第四开关S4处于关断状态时，第二晶体管MN1可以较快地开启，产生第二电流，减小第二电流的恢复时间和第二晶体管MN1的源极的电压纹波，从而有利于减小电路的非线性，并避免不必要的延时。

可选的，所述第一偏置电压VBP和第二偏置电压VBN由同一个带隙基准电压源产生。所述第一偏置电压VBP和第二偏置电压VBN由同一个带隙基准电压源产生可以保证在工艺变化和不同温度下，第一电流源IDAC1产生的第一电流和第二电流源IDAC2产生的第二电流几乎相等，以提高所述数字模拟转换器输出信号的稳定性。

相应的，本申请实施例还提供了一种数字功放子系统，如图3所示，包括：如上述任一实施例所述的数字模拟转换器10，放大器20、积分器30、PWM比较器40、驱动器50、第一电阻RF和第一电容C1；其中，

所述数字模拟转换器10的信号输出端与所述放大器20的第一信号输入端连接，所述放大器20的第二信号输入端用于接收共模电压信号，所述放大器20的信号输出端与所述积分器30的信号输入端连接；

所述积分器30的信号输出端与所述PWM比较器40的信号输入端连接，所述PWM比较器40的信号输出端与所述驱动器50的信号输入端连接，所述驱动器50的信号输出端作为所述数字功放子系统的信号输出端；

所述第一电阻RF的一端接于所述数字模拟转换器10与所述放大器20的连接节点，所述第一电阻RF的另一端接于所述驱动器50的信号输出端；

所述第一电容C1的一端接于所述放大器20与所述数字模拟转换器10的连接节点，所述第一电容C1的另一端接于所述放大器20与所述积分器30的连接节点。

在图3中，VCM表示所述共模电压，AMP_V1表示所述放大器的输出信号，VOP表示所述数字功放子系统的输出信号。

在本申请的一个具体实施例中，设计为第一输入信号PWM_P和第二输入信号/PWM_P的相位相反，所述第一输入信号PWM_P和第二输入信号/PWM_P的波形示意图参考图4，并且所述第一输入信号PWM_P处于高电平时，所述第一开关S1和第四开关S4打开，此时所述第二输入信号/PWM_P处于低电平，所述第二开关S2和第三开关S3关断；当所述第一输入信号PWM_P处于低电平时，所述第一开关S1和第四开关S4关断，此时第二输入信号/PWM_P处于高电平，所述第二开关S2和第三开关S3打开。

所述第一输入信号PWM_P、第二输入信号/PWM_P、共模电压信号、所述数字模拟转换器10的输出信号与数字功放子系统的输出信号的波形对比示意图参考图5，图5中，VCM表示所述共模电压信号的波形，DAC_VO表示所述数字模拟转换器10的输出信号的波形，VOP表示所述数字功放子系统的输出信号的波形；从图5中可以看出，由于环路中各个器件的固有延时，在所述数字模拟转换器10的输出信号和数字功放子系统的输出信号中存在一定的固有延时LD(Loop Delaytime)。

当所述第一开关S1和第四开关S4打开，所述第二开关S2和第三开关S3关断时，此时第一电流源IDAC1输出第一电流对第一电阻RF和第一电容C1(靠近所述数字模拟转换器10一侧的极板)进行充电，放大器20对第一电容C1(远离所述数字模拟转换器10一侧的极板)放电，放大器20远离所述数字模拟转换器10一端的电压降低，通过积分器30、PWM比较器40和驱动器50输出的信号为低电平。当所述第一开关S1和第四开关S4关断，所述第二开关S2和第三开关S3打开时，此时第二电流源IDAC2输出第二电流对第一电阻RF和第一电容C1(靠近所述数字模拟转换器10一侧的极板)进行放电，放大器20对第一电容C1(远离所述数字模拟转换器10一侧的极板)充电，放大器20远离所述数字模拟转换器10一端的电压升高，通过积分器30、PWM比较器40和驱动器50输出的信号为高电平。在第一输入信号PWM_P的一个周期内，放大器20、积分器30、PWM比较器40和驱动器50各自输出的波形参考图6，在图6中，正弦波AMP_V0表示所述放大器20输出的波形，三角波AMP_V1表示所述积分器30输出的波形，方波信号PWMQ表示所述PWM比较器40输出的波形，方波VOP表示所述驱动器50输出的信号；从图4和图6中可以看出，放大器20输出的信号形成三角波。驱动器50输出的信号为方波，且驱动器50输出的方波信号的驱动能力要强于PWM比较器40输出的方波信号的驱动能力。驱动器50输出的信号经过低通滤波或扬声器本身的低通滤波特性后，还原出音频信号。

在所述数字功放子系统中，所述共模电压信号可以为所述数字模拟转换器10接收的驱动电压信号VDD的二分之一或三分之一，只要保证在所述数字模拟转换器10接收的驱动电压信号VDD的变化范围内作为第一电流源IDAC1的第一晶体管MP1不进入线性区即可。由于负反馈环路增益很大，差分信号(DAC_VO-VCM)的值就会很小，所以DAC_VO相对VCM上下波动的纹波很小，因此数字模拟转换器10输出的信号DAC_VO以共模电压信号VCM为中心进行上下微小的波动，数字功放子系统的非线性失真会提高数字功放子系统的电源抑制能力。

在图3所示的数字功放子系统中，第一输入信号PWM_P或第二输入信号/PWM_P到数字功放子系统最终输出的信号的增益为：AV＝2×(2×Din-1)×IDAC×RF，其中，Din为第一输入信号PWM_P或第二输入信号/PWM_P的高电平占空比，IDAC表示所述第一电流源IDAC1或第二电流源IDAC2产生的电流值，RF表示所述第一电阻RF的电阻值。

综上所述，本申请实施例提供了一种数字模拟转换器及数字功放子系统，其中，所述数字模拟转换器的第一开关和第三开关位于第一电流源远离数字模拟转换器的信号输出端一侧，所述数字模拟转换器的第二开关和第四开关位于第二电流源远离数字模拟转换器的信号输出端一侧，这样一来第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源和第二电流源加载在数字模拟转换器的输出信号中，从而避免了由于第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响；进而使得第一开关、第二开关、第三开关和第四开关的尺寸不会受到限制，可以采用较大尺寸的开关管作为所述第一开关、第二开关、第三开关和第四开关，解决了由于第一开关、第二开关、第三开关和第四开关消耗过多的电压降而使得第一电流源和第二电流源工作在线性区的问题。

并且，由于第三开关和第四开关的存在，可以在第一开关和第二开关由关断状态转变为打开状态时，可以使第一电流源和第二电流源较快的开启，减小电流的恢复时间和第一电流源的源极的电压纹波，减小整个电路的非线性，并避免不必要的延时。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。